共查询到10条相似文献,搜索用时 410 毫秒
1.
2.
3.
计数器是数字系统的重要组成部分,不仅可用来计数、分频,还常用于测量脉冲频率和脉冲宽度(或周期),组成定时电路、数字钟和顺序脉冲发生器等。本文通过介绍用74LS90设计N进制计数器的方法和案例实践,得出此种方法的关键点和优越性。 相似文献
4.
本设计主要选择以集成芯片作为核心器件,设计了一个简易数字频率计,以触发器和计数器为核心,由信号输入、隔直,触发、计数、数据处理和数据显示等功能模块组成。放大整形电路:对被测信号进行预处理;闸门电路:攫取单位时间内进入计数器的脉冲个数;时基信号:产生单位时间信号;计数器译码电路:计数译码集成在一块芯片上,计单位时间内脉冲个数,把十进制计数器计数结果译码输出驱动数码管;显示:把BCD码译码在数码管显示出来。设计中采用了模块化设计方法,采用适当的放大和整形,扩大了测量频率的范围。 相似文献
5.
Multisim是一款稳定性强、操作简单的电子设计软件。本文利用该软件,以设计7进制计数器为例,来说明Multisim软件在电子设计与电子产品设计领域的强大功能。 相似文献
6.
Multisim是一款稳定性强,操作简单的电子设计软件。本文利用该软件,以设计77进制计数器为例,来说明Multisim软件在电子设计与电子产品设计领域的强大功能。 相似文献
7.
Multisim是一款稳定性强,操作简单的电子设计软件。本文利用该软件,以设计29进制计数器为例,来说明Multisim软件在电子设计与电子产品设计领域的强大功能。 相似文献
8.
Multisim是一款稳定性强,操作简单的电子设计软件。本文利用该软件,以设计77进制计数器为例,来说明Multisim软件在电子设计与电子产品设计领域的强大功能。 相似文献
9.
计数器是大规模集成电路中运用最广泛的结构之一。在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电路设计的复杂度和工作量。本设计运用Verilog HDL语言设计出了一种同步的可逆计数器,该计数器可以控制信号分别实现加法计数和减法计数。基于smic0.18um标准单元半定制设计流程对其进行设计和实现:使用Verilog硬件描语言,本设计用Cadence公司的NC-Verilog对源程序进行仿真进行时序和功能仿真、Synopsys DC完成逻辑综合、SE实现自动布局布线。实验结果证明设计符合功能要求。可以实现预定的功能。 相似文献