基于Turbo-TCM与时空分组码的级联系统的次优译码算法

针对瑞利信道中存在的严重的多径衰落，本文实现了Turbo-TCM方案与时空分组码的级联系统，以期利用空间分集改善系统的误码率性能。针对级联系统的译码，本文给出了一种具有低译码时延的次优译码算法，该算法的特点是各模块独立译码，先算比特对数似然比再进行二进制Turbo码译码。最后通过计算机仿真给出了使用该次优译码算法的Turbo－TCM方案与时空分组码的级联系统的译码性能。仿真结果说明，当发射天线数目一定时，随着接收天线数目的增加，译码性能的增益随之增加而帧长对译码性能的影响则随之减小。     

一种改进的V-BLAST译码算法

提出了一种改进的V-BLAST译码算法。接收机首先根据特定的准则在整个信号空间中进行搜索并得到一个子集，然后根据最大似然准则从该子集中选取合适的信号矢量作为译码结果。该算法可以取得和最大似然译码算法相近的译码性能，并且具有很低的计算复杂度。     

基于RADIX-4的Turbo码全并行译码算法

针对Turbo码全并行译码算法译码迭代次数多、硬件消耗大的问题，提出了一种基于RADIX-4的改进译码算法。将译码算法中状态转移图的相邻两步状态合并为一步计算，译码时以“比特对”的形式操作进行迭代。在保留译码最大并行度同时，译码计算单元使用量减少一半，显著降低了Turbo码全并行译码算法的运算复杂度和存储开销。仿真结果表明，在相同迭代次数条件下，该方法的译码性能较全并行译码算法平均提高约0.5 dB。     

RS译码的BM迭代算法及其FPGA实现

介绍了运用于RS译码中的BM迭带算法及利用BM迭带进行RS译码的基本原理,同时给出了该算法的FPGA实现,并通过在高清晰度数字电视接收机中验证了设计的可行性与可靠性。     

窗口大小自适应的空间耦合LDPC码译码算法

空间耦合低密度奇偶校验（Spatially-Coupled Low-Density Parity-Check,SC-LDPC）码具有接近香农限性能,基于置信传播译码算法,窗口译码（Windowed Decoding,WD）能够获得较小延时的同时也存在一定的局限性。为了进一步提高WD的译码性能,对SC-LDPC码的窗口译码算法提出了提前终止译码和动态调整窗口大小相结合的改进方法。该方法监测窗口大小的动态变化及相应窗口的平均迭代次数,通过加性高斯白噪声信道下的仿真分析,与传统窗口译码相比,其误码率降低,且计算复杂度更低。     

一种高效的Turbo码硬件实现算法

针对Turbo码译码实现中硬件消耗、时延和纠错性能之间的矛盾，对Turbo码硬件实现中的译码算法进行了优化研究，提出了一种基于MAX-Log-MAP算法的高效Turbo码硬件实现算法。实验表明，本文所实现的Turbo码是硬件消耗与译码性能的良好折衷。     

一种适用于大数逻辑可译LDPC码的自适应译码算法

大数逻辑可译低密度奇偶校验(LDPC)码是一类具有较大列重的码,针对此类特殊的LDPC码,提出了一种基于整数可靠度的低复杂度自适应译码算法。在译码的过程中,算法对每个校验节点分别引入不同的自适应修正因子对外信息进行修正。仿真表明提出的自适应译码算法的性能与和积译码算法的性能相当,在误码率(BER)约为10－5时两种算法性能之间仅有0.1 dB的差异。所提算法具有复杂度低、可并行操作、全整数的信息传递等优点,十分有利于工程实现。     

Turbo码的Taylor-Log_MAP译码算法

以Turbo码基本理论和算法为基础,依据无线信息传输的实际要求和Taylor级数的基 本原理,提出了一种Turbo码的Taylor-Log-MAP高效译码算法。该算法对基本的Log-MAP 算法中K运算利用Taylor级数进行展开,针对实际的信道需求对展开式进行截断,实现了Tur bo码 的最佳译码。与传统的对数域最大后验概率译码算法相比,该算法基本保持了优良的译码 性能,同时避免了复杂的对数运算,减小了运算量。仿真结果表明,与现 有的RS码性能相比,使用Turbo码可以获取5 dB的信噪比增益。     

DVB-S中RS译码的快速算法

本文介绍了DVB-S中RS码的编码及常用的译码算法,然后又介绍了几种有限域中快速傅里叶变换(FFT)算法。提出了一种快速频域译码算法,该算法用速度较快的Good-ThomasFFT和素数域中的半快速算法来优化频域译码算法,使DVB-S中(204,188)RS码的译码速度提高了近10倍。     

基于FPGA的高速Viterbi译码器设计与实现

Viterbi算法是卷积码最常用的译码算法，在卷积码约束长度较大，译码时延要求较高的场合，如何实现低硬件复杂度的Viterbi译码器成为新的课题。本文提出新颖的Viterbi路径权重算法、双蝶形译码单元结构、高效的状态度量存储器等技术，使Viterbi算法充分和FPGA灵活原片内存储和逻辑单元配置方法相结合，发挥出最佳效率。用本算法在32MHz时钟下实现的256状态的Viterbi译码器译码速率可达400Kbps以上，且仅占用很小的硬件资源，可以方便地和Furbo译码单元等集成在单片FPGA，形成单片信道译码单元。     

孙子定理在通信编码中的一种应用

本文根据中国剩余定理在有限域多项式基础上的描述，给出了一种编译码方法。     

多用户远程语音交互终端接入设备设计与实现

基于低空飞行航空管制组网话音通信应用背景,从音频接口、模数/数模转换接口和网络接口3个核心处理模块出发,研究了网络化语音接入设备的硬件关键技术。从C语言级和汇编级两方面对G.729A语音编解码算法进行改进优化,并给出了语音数据的处理流程,以单片TMS320C6455DSP实时实现了语音4路压缩编码和20路解码处理。采用TCP/IP网络协议实现了多路语音网络通信功能,分析了多路语音串扰问题并设计了相应的解决方案。测试表明,基于该技术实现的设备语音处理延迟小于10 ms,满足多用户语音实时传输要求。     

Asterix Category 021协议的应用与分析

介绍了Asterix Category 021协议的数据项内容、用户应用程序框架（UAP）的结构、 报文数据块的布局,以及ADS-B系统应用该协议的方式,分析了该协议的实例应用和协议报 文 的解析,提出了处理报文的思路。研究与分析结果可为如何使用Asterix Category 021协议 生成与解析报文提供参考。     

软交换网络集中监测系统SIP监测方案

结合对SIP(Session Initiation Protocol)协议的深入分析,采 用正则表达式匹配方式进行消息解码,着重分析SIP呼叫合成的算法,使用Hash技 术有效解决了CDR合成效率低下等关键难题。该方案在已商用的软交换集中监测系统中进行 了 测试和验证,效果良好。     

老板电器对厨具未来的灵魂拷问

成功的企业家,骨子里往往也是演说家,他们中有人激越昂扬,有人深思熟虑,但随着与之谈话渐行渐深,你总能看到一幅幅经济产业发展的图景徐徐展开,在这背景之上,与他们一起重温那些弄潮时刻的智慧、勇气与孤独,是一种难得的修行。让我们与他们一起,顺境逆境,格物致知。     

基于单片机高精度电感测量的设计与实现

电感元件是电路中应用最为广泛的元件之一，因此电感的精度将对电路的性能带来直接的影响。本文设计的电感测量方案，采用L-T电路，将民感量转换成与之对应的振荡周期T，经缓冲电路、整形电路后送入CPU进行测量及数据处理，并直接数字显示测量结果。本文介绍了该测量方案的硬件和软件设计，同时也对测量误差的产生原因作了扼要的分析。     

冷机低阻通路下的潜通电路分析及隔离方法

介绍了潜通电路的概念和分析方法,指出冷机低阻通路是在工程实际中形成潜通电路 的典型原因以及冷备份电路和先后上电电路两种常见的潜通表现形式,提出了采用二极管、 三态门、集电极开路(OC)输出、光电隔离和选用开关电源等5种电路潜通隔离方法,并阐述 了各种方法的潜通隔离原理,可用于指导潜通电路的分析及其隔离防护电路的设计。     

基于ATM网络的数据采集接入电路设计与实现

阐述基于ATM(异步传输模式)网络的数据采集接入电路的设计方法，介绍了系统接入电路中的核心电路，即差分混合接入电路，证明了实现发送与接收之间的最小干扰关系，并根据线路要求采用了ADSL网络专用的AD8016作为放大器，最后给出了实际应用电路。     

解非线性电路稳态响应的一种有效算法

本文提供一种计算非线性电路的稳态响应的有效算法,在多频信号激励的强迫振荡电路和耦合振荡电路都可使用。该方法可称为“代换算法”。因为,它每一步的变量都是用残留误差的各个频率分量解关联时不变电路,该电路是用“松弛法”将时变电路转换而来。此算法非常简单而有效,并且可应用于各种非线性电路。     

自适应GTR比例驱动电路的分析研究

本文介绍为航空静止变流器中的直流变换器而研制的ＧＴＲ基极驱动电路。在研究了功率晶体管对基极驱动电路要求的基础上，提出了一种能适应功率管参数的离散性和进行自调节的新型比例驱动电路，并分析了这种新型驱动电路的工作原理和设计方法。