低相噪恒温晶体振荡器的研制

介绍了频率为50MHz的低相噪恒温晶振的设计方法，分析了影响晶体振荡器相位噪声的主要因素，同时给出了研制产品的测试结果。     

低噪声晶振16次倍频源

本文介绍了低噪声高次倍频器的设计原理及低相位噪声晶振１６次倍频信号源。     

3bits相位量化数字储频信号加权分析

本文从理论上对DRFM技术中信号加权进行了分析，推导出抑制低次谐波的最佳权系数，仿真结果表明：采用最佳权系数加权后，低次谐波得到有效抑制，为工程实现DRFM技术抑制寄生信号提供了理论基础和工程实现途径。     

800 MHz射频频率合成器的设计及相位噪声性能分析

介绍了3．5GHz宽带无线固定接入系统射频接收机中800MHz频率合成器的设计，讨论了环路滤波器以及压控振荡器等环路部件对频率合成器输出信号相位噪声性能的影响，提出了低相位噪声频率合成器的设计方法。最后结合实际系统分析了本振信号相位噪声对基带接收机16QAM解调误码性能的影响，并给出计算机仿真的结果。     

数字通信用陡衰减恒时延晶体滤波器：相位补偿法的实践

本文介绍了数字通信用３ＭＨＺ陡衰减恒时延晶体滤波器的设计，试制及测试结果。文章在分析的基础上，引入了一种新的设计方法－相位补偿法，此方案对实现陡衰减恒时延（或线性相移）滤波器（或滤波器组）都将是一种有益的尝试。     

微带反射阵天线的分析与设计

介绍了微带反射阵天线的基本原理,分析了天线设计中阵元单元尺寸和间隔的计算、相位延迟线的选择、基片厚度的选取、误差分析、仿真验证等,根据分析结果提出了低副瓣微带反射阵天线的设计方法。实例测试结果表明,反射阵天线的总体性能接近抛物面天线的性能,易于折叠、携带方便。     

一种低杂散、低相噪频率综合器的分析与设计

本文结合具体实例对锁相环频率合成器的相位噪声和杂散进行了较为详细的分析与设计,计算并确定了各个部分的参数,并最终对关心的指标进行了实际测试,测试结果表明研制的频率综合器性能优良,具备了低杂散、低相噪的特点.     

特种调频晶体振荡器的设计与研制

介绍了一种特种调频晶体振荡器的研制、设计,该种晶振具有体积小、相位噪声低、调频指数波动小、工作温度范围宽的特点。研制的低相噪调频晶振在1kHz处单边带(SSB)相位噪声小于等于-155dBc/Hz,宽温度范围调频指数波动小于等于±1.0dB(-55～90℃)。     

对宽带相参转发应答机构成的一种设想

本文在原单信道连续波相参转发应答机的基础上，提出了一种瓣的模式，以适应宽频带，低相噪相参转发应答机的要求，并加以论证分析。     

一种适用于遥测测距信号的新型码跟踪环

遥测测距技术采用再生伪码作为上行链路信号。针对飞行器现有码跟踪环结构复杂、低信噪比条件下环路跟踪性能差的问题，提出了一种新的基于锁相环的码跟踪环结构，推导了环路的信号处理流程。该结构降低了环路实现的复杂度，改善了低信噪比条件下的相位测量精度，仿真进一步验证了方法的有效性和稳定性，较现有方法在信噪比为-10 dB时能提高1.5×10－3个码片的精度，适合遥测测距技术。     

多功能R有源滤波器电路

本文给出了能同时实现低通（ＬＰ）、高通（ＨＰ）、带通（ＢＰ）的Ｒ有源滤波器电路及电路的设计方程，对其中的一个电路进行了机辅分析和设计，实验结果验证了理论的正确性。     

一种用于图象处理的二维开关电容滤波器新的设计系统

本文描述二维实时滤波器开关电容网络的新的设计方法。该设计是在综合法的基础上,利用无损、非倒数原形电路而得到的开关电容网络。本文所使用的几个计算机软件,均已写好并调试,可将其集成为一个完整的设计系统。本文作为该设计系统的实际应用,举例设计一个二维高性能滤波器,该滤波器可以像一个CMOS单片那样实现。若与数字滤波器实现相比较,可达到降低成本和减少功耗的目的。     

大调制指数调相信号锁相解调器的分析与设计

<正> 自1994年元月始,我国对现行外汇制度进行了改革。这一改革至今已取得了显著的成效,但也产生了一个问题:人民币在对外币(主要是美元)升值的同时对国内商品却表现为贬值,即通货膨胀,这是有悖于一般经济规律的。对于这两种情况的同时出现,有观点认为它们是密切相关的,将近期出现的通胀完全归咎于结售汇制下大量外汇占款。本文认为这种观点有失偏颇,但同时也承认大量的外汇占款确实对国内高幅通胀负有责任。因此,当务之急是深入进行外汇体制改革。随着各专业银行逐步向商业化转变,各货币、资产、国债等配套市场走向成熟,我国的外汇市场将逐渐放松管制,外汇宏观控制也将分步减轻对结售汇制的依赖。那时,结售汇制下大量外汇占款问题将迎刃而解,由此引致的通货膨胀压力也可望得到缓解。     

基于FPGA的高速Viterbi译码器设计与实现

Viterbi算法是卷积码最常用的译码算法，在卷积码约束长度较大，译码时延要求较高的场合，如何实现低硬件复杂度的Viterbi译码器成为新的课题。本文提出新颖的Viterbi路径权重算法、双蝶形译码单元结构、高效的状态度量存储器等技术，使Viterbi算法充分和FPGA灵活原片内存储和逻辑单元配置方法相结合，发挥出最佳效率。用本算法在32MHz时钟下实现的256状态的Viterbi译码器译码速率可达400Kbps以上，且仅占用很小的硬件资源，可以方便地和Furbo译码单元等集成在单片FPGA，形成单片信道译码单元。     

S波段三次宽带倍频器

本文介绍了一种Ｓ波段宽带高效微波倍频器的设计方法，给出了其印刷电路及性能指标。     

自适应GTR比例驱动电路的分析研究

本文介绍为航空静止变流器中的直流变换器而研制的ＧＴＲ基极驱动电路。在研究了功率晶体管对基极驱动电路要求的基础上，提出了一种能适应功率管参数的离散性和进行自调节的新型比例驱动电路，并分析了这种新型驱动电路的工作原理和设计方法。     

中小型LNG立式储罐设计

从总体和局部结构、设计计算以及工程图纸等几个方面对LNG立式储罐的设计进行了介绍．总结了一些相关方面的设计要点和注意事项,并对低温LNG立式储罐的设计和当前研究热点做了一定展望。     

M—FET电路的实验研究

本文描述一种改进型场效应管(M—FET)电路。它具有类似FET管的特性,且在热稳定性、频率响应以及大动态范围转移特性的线性化方面均有很大的改进。该电路广泛用于设计线性测试设备系统中的放大器和振荡器。M—FET电路可作为三端器件生产。     

模拟锁相环的李雅普诺夫新设计法

锁相环一般采用线性分析,相平面图,近似计算法以及计算机模拟来设计。设计中对锁相环非线性模型的稳定性缺乏分析手段。控制理论中称为李雅普诺夫的新方法近来已用于三阶环的设计中,证明其非线性模型是稳定的。本文所述的方法对于大多数模拟锁相环是稳定性分析和设计的一种有效方法。业已证明用此法设计的锁相环确能跟踪相位跃变。