混合型四阶锁相环

本文描述了用于跟踪测量设备的混合型四阶锁相环路。给出了环路传递函数的一般型式和它的等效噪声带宽,讨论了它对动态信号跟踪的稳态误差和环路的稳定性,叙述了它的牵引范围和捕获时间。给出了用于某设备上的窄带混合型四阶锁相环主要性能的实际结果。     

锁幅环路（MLL）及其应用

本文描述一个能使传递函数(TF)不管在任何输入频率时都能保持不变的新型控制环路——锁幅环路(MLL)。文中导出单一正弦信号时,输入频率与输出DC电压的线性关系,并讨论其可能应用。实验证明[1],MLL可执行锁相环路(PLL)的绝大部分功能。     

锁相环路频率捕获的研究

当本振正在扫描时,利用比例积分控制滤波器捕获带噪声信号锁相环路的能力,是根据这种系统的低频General Electric Electronic System Evaluator模型的经验决定的。本文研究自然频率和阻尼系数对线性环路(与中频信号受限幅的环路不同)的频率捕获性能的影响。此外,还讨论了中频信号受到严格限幅的环路,也讨论了对给足的信噪比在捕获概率等于或大于90％的情况下为使扫描率最大而设计的环路。对输出信号中的均方根相位抖动进行了测量,作为验证,预测相位抖动的标准分析的方法。研究端果如下: 1)阻尼系数在0.5～0.85的范围内有接近于最佳的捕获性能。 2)对给定的(S/N)_IF来说,虽然降低环路增益会减小相位抖动,但却降低了环路捕获和跟踪信号的总能力。 3)中频的“严格”限幅器能有效地作为增益控制,以提高环路的性能。 4)若给出(S/N)_IF和环路参数时,可用由试验结果推导出来的经验公式准确地预测捕获概率为90％的压控振荡器扫描率。     

数字式相位控制电路

图中所示的电路能对稳定的固定输入提供输入与输出信号之间相位的数字化控制。锁相环路用于倍频工作,把输入频率乘上256倍(锁相环路由IC_1和IC_2组成),而锁相环路的输出又由IC_2除以较低的频率。需要的相移量是由SW1及SW2开关来选择的,设定的值与分频电路IC_3的二进位输出作比较。每经过一个输入周期,这两个值就会重合,而比较器的输出用来对分频电路IC_2通过复位脚作同步工作,因此能有1/256的相位增     

跟踪接收中的快速频率捕获

本文介绍一种利用带有梳状晶体滤波器的频率引导设备实现锁相环路频率捕获的一种方法。它与锁相环的VCXO、混频器构成一自动频率微调环路。采用这种方法,频率捕获时间短,在一定程度内可以防止边带错锁。根据这一原理设计的频率引导设备,引导精度高,并且降低了对部件的要求,大大地简化了调试工作量。文中还分析了该设备产生引导误差的原因,并进行了简单的估算。最后对“等效鉴频斜率”的选取和影响引导灵敏度的原因进行了分析。本文给出了有关实验结果。     

锁相鉴频器的门限研究

本文主要是研究有关门限范围方面的二阶锁相环路,其环路滤波器选择为(1/1 тS)或(1 т_1S/1 тS),也给出一阶环路的结果。研究了环路参数、失谐误差和调制的影响。可以看出,具有滤波器(1 т_1S/1 тS)的环路可用相同的带宽和阻尼的两种方法来构成。一个环路比另一个给出较好的阴限。分析的结果被计算机模拟和用环路的硬件模拟所得的试验工作证实。     

带通锁相环路的设计

一般低通锁相环路方案已经推广到带通锁相环路:对于某些调制方式,与一般锁相环路方案相比,带通锁相环路方案在阴限灵敏度方面能得到显著的改进。基带中心频率为2兆赫的窄能带调制形式的实例设计表明,在门限灵敏度方面有15分贝的改进。从这种新的设计程序中得益最多的调制结构是这样一些结构:其中大部份能量以离散频率方式被容纳在高的基带中。例如,音调测距系统或者按其基带稀疏地分布着的“靶场间仪器组”的副载波,就是可望获得重大改进的典型情况。用这样一些基带的一般低通方案,较之各种标准频率调制鉴频器,几乎没有门限改进。使用“最大逼真’技术代替本文所述的简单基带无源滤波,就有可能将这里所述的概念推广到更加最佳的解调上。     

二阶锁相环路相位锁定时间的概率分布

本文介绍二阶锁相环路达到跟随一个阶跃函数波动的相位锁定所需时间的研究结果。介绍两组环路方程,一组是稳定区域的环路方程,另一组是非稳定区域的环路方程。确定了锁定时间的概率密度分布。此外,还对环路噪声带宽和锁定的平均时间之间的关系作了推导。     

相位锁定环路原理

1.引言有许多技术可用来在具有宽带噪声的条件下对窄带信号进行检测。最通用的技术之一,即在宇宙通信和人造卫星跟踪方面通常采用的技术,要算相位锁定环路技术。锁相环路技术基本上是有源滤波技术,环路的最佳化是以N·Weiner所发展的最佳滤波器原理为根据的[18]。关于锁相环路原理的最早的全面的报告之一,是 R·Jaffe和E·Re-chtin于1955年3月写成的[12]。在这个报告中,他们主要讨论的是使用频率阶跃信号输入时能够最佳工作的锁相环路(即二阶环路)**。二阶环路使用得最广泛,所以此     

快速跳频雷达频率合成器的实现

本文结合实际工程，基于频率数字变换（Ｆ／Ｄ）锁相环路辅助捕获方法，提出了一种实用的由单片机控制的缩短频率转换时间的有效技术途径，以宝贝人有快速跳频能力的雷达频率合成器。     

混合锁相环路接收机

本文探讨一种相关接收机,这种接收机可以视为载波跟踪环路和调制跟踪环路的组合。接收机中除了一般低通滤波器外,还包括并联带通滤波器,以便恢复信号和调制反馈。提出了这种系统的线性模型,其性能高于计算的临界值。经证明,使用高调制度的窄带调制信号时,能使一般载波跟踪锁相环路的性能得到显著的改进。这种混合式环路已用于接收单一测距信号和宽间距的窄带副载波的调频解调。     

鎖相环的干擾问题

本文分析二阶锁相环当无用信号加于有用信号时的性能。这两种信号都是正弦且未调制的信号,分析是在没有附加噪声的情况下进行的。当环路仍锁定在有用信号时,在鉴相器的输出端就有寄生信号。这种信号使压控振荡器(VCO)产生寄生调相,并在环路中有静态相位误差。本文估算了寄生信号幅度、寄生调相指数和静态相位误差,给出了使环路保持锁定的所需条件。环路开初未锁定,根据这两种信号的幅度比和频差的大小,可能锁在有用信号上,也可能锁在无用信号上。得出了一个计算牵引时间的公式,当环路锁在有用信号上时,捕获可快于或慢于没有有用信号时的情况。当环路锁在无用信号上时,也会看到同样的现象。     

Ⅰ、Ⅱ、Ⅲ类零价最小剩余相位误差环

本文证明在注入锁定情况下,压控注锁振荡器实质上是压控可变相移振荡器(VCPSO)。分析了由鉴频器(FD)、鉴相器(PD),以及FD加PD同VCPSO构成的三种环路,并分别给出了等效框图,及相应的闭环相位传递函数。为了与一般锁相环路相区别,分别称之为Ⅰ、Ⅱ、Ⅲ类零阶最小剩余相位误差环。     

采用锁频环和锁相环联合捕获的载波跟踪

针对传统锁频环-锁相环跟踪算法中环路状态转换过渡中出现频率阶跃的问题，提出了一种采用锁频环和锁相环联合捕获的方式替代单一锁频环进行捕获的改进算法，同时对环路状态转换的门限进行了推导。仿真结果表明，改进的算法在转换过程中更加平稳，环路性能得到了优化。在信噪比为-10 dB且存在加加速度时跟踪环路在转换时没有出现频率阶跃，达到了设计目的。     

一种针对压缩域信号的新型锁相环技术

针对通信信号压缩采样获得的压缩域信号频率、相位提取问题,提出了一种基于压缩感知的新型锁相环技术。通过深入研究压缩域的信号估计问题,提出了压缩域锁相环路,可以直接在压缩域同步跟踪信号频率和相位变化,不再需要高复杂度的信号重构处理。分析了环路模型及其估计性能,并针对该锁相环可行性和性能分别进行了仿真实验。仿真结果不仅验证了压缩域锁相环的可行性,同时表明该环路能够实现高动态信号的高精度频率提取。压缩域锁相环的应用潜力较大,例如可以作为压缩感知通信接收机的同步解调方法。     

锁相环的谐波锁定

本文研究输入波形为偶函数周期波,压控振荡器的输出波形为奇函数周期波情况下锁相环的谐波锁定。首先,假定环路具有一阶滤波器,由输入及压控振荡器输出波形的谐波频率和振幅,导出了谐波锁定时的锁相环模型,以及求解谐波锁定特性的关系式。其次,以输入和压控振荡器输出均是方波为例,阐明了在谐波锁定状态下,无论锁定谐波次数为多少,鉴相器的特性都是相同的;谐波锁定频率范围与压控振荡器的锁定谐波次数无关,而与输入的锁定谐波次数的平方成反比等等。最后,阐明了谐波锁定牵引频率范围的求解,以及对于波形的占空系数和环路阻尼系数的依赖关系。     

一般的任意阶锁相环的捕获范围和捕获时间

对采用任意类型鉴相器的任意阶锁相环,捕获范围和捕获时间的一般表达式是用似稳逼近法对系统有关参数和初始失谐频率推导出的。即使当环路阶数变得较高捕获时间表达式变得更准确,但对于初始失谐频率(假如较大)接近捕获范围数值的二阶环路和三阶环路,这表达式还是正确的。     

四阶锁相系统的瞬态响应

在试验通信卫星测控系统中已成功地应用了混合型四阶锁相环。本文是对这种锁相环研究的补充。分析了四阶锁相系统对相位阶跃、频率阶跃、频率斜升和频率加速度信号的瞬态响应。用FORTRAN IV语言编制了计算机程序。以混合型四阶锁相环为例计算了它对相位阶跃、频率阶跃、频率斜升和频率加速度信号的瞬态响应数值,得到了归一化曲线,可以作为设计这种四阶锁相环路的性能依据。本文的分析计算方法和计算程序可以适用于任何类型的四阶环路系统的瞬态响应的数值计算。     

一种新型的四阶低抖动带双控制环路CMOS锁相环

设计了一种四阶低抖动带双控制环路压控振荡器的锁相环（PLL）。该锁相环在恒定的反馈参数下，压控振荡器压频增益几近恒定。锁相环的所有部件都设计在同一芯片上，电路设计基于0．35μmCMOS工艺。HSPICE仿真结果显示，所设计的锁相环路具有很好的抗噪声性能，工作在800MHz频率范围内，整个相位抖动小于4ps rms。     

双模锁相环路

本文叙述了一种双模锁相环路,并对它在噪声环境中的可实现性作了研究。这种研究是通过模拟计算机对0.5、1和2各信噪比进行模拟来实现的。特别是研究了大的初始频差的捕获性能。很明显,从这些结果中可以看出,就是在噪声的条件下,这种环路在改进捕获范围和捕获时间方面是很有效的。