基于MPI环境的静电相互作用能并行研究

引入了Intel Thread Checker线程检查工具，并对采用MPI＋NPI混合并行程序进行线程检查，消除采用多核平台并行化所造成的数据竞争和死锁，避免了因为数据竞争和死锁所引起的计算结果不准确和效率低等问题。将不同的调度策略应用到能量求解的并行化程序中，缩短了并行程序执行时间。     

数据传输终端设备的时延性能优化

数据信号的处理和传输是无线数字通信系统中的重要环节.针对数据信号处理和传输的实时性需求,以Windows平台下采用软件无线电技术设计的数据传输终端设备为例,详细分析了数据信号在实时数据传输中时延性能问题,根据应用软件、DSP嵌入式软件和FPGA设计和实现特点,提出具体、有效的优化措施,包括任务调度机制、线程同步技术、DSP存储算法及FPGA数据采集策略.测试结果和工程实践表明,采取的措施取得了较好的优化效果.     

离线信号的并行分析处理技术

传统离线信号分析软件处理的数据量庞大且采用单一串行结构，其处理速度通常比较慢。为此，提出了基于图形处理单元（GPU）+中央处理器（CPU）异构方式实现离线信号分析软件的并行化优化思路。首先将离线信号分析中的单一信号串行流程改进为多信号同时处理方式以实现并行效果，然后重点分析了流程中几个比较费时的典型侦察信号处理算法的特点并进行了算法的优化实现和验证，最后提出了离线信号处理优化准则和资源分配策略。试验结果表明，离线信号分析处理软件算法优化改进后，大多数算法处理加速比达到20以上，具有较好的工程实用性，同时该优化准则和策略对于软件化实时信号处理也具有一定的参考价值。     

利用FPGA实现数字信号处理

本文以ＦＦＴ、ＦＩＲ滤波器、自适应信号处理和可再配置计算为例，讨论了现场可编程门陈阵（ＦＰＧＡ）器件的ＤＳＰ典型应用。在具体应用过程中会存在的一些实际问题，如有效字长影响、并行与串行结构的选择和ＦＰＧＡ内部结构对设计的影响等，本文也对此进行了分析。     

ARINC653多核多分区操作系统的任务调度

随着航空电子系统综合化、模块化的发展，单核处理器已难以满足综合模块化航空电子(Integrated Modular Avionics，IMA)高性能的计算要求，多核处理器逐步在航空电子系统中得到运用。ARINC653作为 IMA 架构的标准应用接口，如何在满足实时性前提下充分利用多核处理器资源成为 ARINC653 任务调度的关键。针对航空电子系统任务调度的实时性要求，采用实时任务中的周期性任务模型，提出了一种满足实时性要求的实时多核静态轮转调度算法。该算法通过优化RL(Round Length)轮转参数、任务的权值分配和多核处理器分配策略，减少任务拆分次数，提高多核处理器利用率。仿真结果显示，该算法能够对分区操作系统的任务集合进行高效调度，明显提高多核处理器利用率。     

Java中同步线程的实现

本文介绍了线程及其运行机理,探讨了Java线程的设计方法,并就Java线程设计中的关键问题即同步线程的实现问题提出了四种解决方案。     

Java多线程机制实现及其应用

本文就如何实现Java的多线程、线程调度模式、同步互斥机制以及内置多线程功能进行了深入的探讨,并对线程的状态、创建和控制方法以及避免死锁的方法作了归纳总结,指出了线程实际应用领域以及在编程时应注意的事项。     

基于FPGA的AIS中频收发信机设计及实现

针对海事自动识别系统（Automatic Identification System,AIS）收发信机的信号 处理主要采用专用芯片实现的现状,提出了一种中频数字化的替代方案,采用FPGA 完成AIS中频收发信机的信号处理。重点研究了突发GMSK中频信 号的调制、差分解调、位同步和帧同步的设计方法及实现过程。测试结果表明,采用并行化 的数字信号处理,增强了设备的灵活性和可靠性,并提高了设备的性能。     

基于Nand Flash的星载综合数据固态记录系统

在星载平台资源受限条件下，采用以FPGA+CPU为控制核心、Nand Flash为固态存储阵列的系统架构，实现了高速、大容量、高可靠的数据记录。针对传统双Plane操作与并行扩展对存储速度提升有限、芯片使用较多的问题，采用4级流水线方式控制Flash阵列。为解决标准传输协议传输效率低的问题，设计了一种自定义高速串行传输协议。为减缓空间辐射环境对存储数据的影响，采用了三模冗余、配置回读与部分重构等容错机制。对所提出系统进行的实验验证结果表明，该星载记录系统存储容量达36 Tbit，记录与回放速度分别达到16 Gbit/s与8 Gbit/s，传输误码率为10-12，传输包效率为96.7%，可作为通用存储系统以满足航天应用需求。     

串并混合型自适应PCM帧同步器研究

文章把序贯概率比测试(SPRT)技术用于PCM帧同步检测电路。并行相关法和串行相关法配合使用,以提高帧同步码的捕捉概率,减少失锁时间。     

弹载小型化高速信号处理机设计方案

弹载处理机受特殊的平台功能、环境条件等因素制约,具有高性能、小型化等特点。弹载小型化高速信号处理机采用基于多通道宽带采样技术和多核心高速并行处理技术的设计方案,解决了高速高密度小型化电路设计和高速浮点数字信号处理器（DSP）多核心协同工作两大关键技术,并在不影响处理机实时性的前提下,设计出了一种基于嵌入式操作系统设计理念的多核心协同工作框架软件。弹载处理机可满足弹载多领域的功能和指标需求。     

FPGA实现高速FFT处理器的设计

介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现 ,提高系统时钟频率 ,达到高速处理。实验表明此处理器既有专用ASIC电路的快速性 ,又有DSP器件的灵活性的特点 ,适合用于高速数字信号处理     

LTE系统中一种串行的整数倍频偏和扇区检测算法

在LTE系统中,用户终端（UE）在开机后首先会进行小区搜索。针对传统的小区搜索方案中整数倍载波频偏（ICFO）和扇区ID是通过利用主同步信号（PSS）进行联合检测这一问题,提出了一种串行的整数倍频偏和扇区ID估计算法。该算法利用PSS的对称性,将ICFO和扇区ID进行分开检测,通过对接收的频域PSS进行归一化差分相关,消除了信道的影响,从而增强了检测性能。将联合估计算法和提出的串行估计算法进行仿真对比,结果表明提出的算法相较于传统方法可以取得更好的检测精度,并且运算复杂度仅为传统方法的1/3。     

软件无线电体系结构中的总线瓶颈及其解决方案

软件无线电系统中的模块化、数字式通硬件平台是进行实时信息处理的并行处理系统，其总体性能取决于系统中信号处理，信息传递和存储能力的优化设计。本文讨论在基于总线的软件无线电体系结构中的总线瓶颈及其解决方案。     

基于VPX架构和第四代Sharc DSP的SAR信号处理系统

给出了一种基于VPX架构和ADSP-21469的合成孔径雷达（SAR）实时信号处理机的设 计与实现。处理机分别采用基于FPGA的交换机和各Lane接收缓冲再同步技术解决板内外数据 交换和多Lane Serial RapidI/O同步难点,实现了实时宽带雷达回波中频采样变换和SAR成 像处理。测试表明,该信号处理机比相同处理能力的传统处理机至少减少40 W功耗,并 具有高达1 Gbyte/s的I/O吞吐力。     

一种跳频图案同步方法

针对战术跳频电台通信同步问题,在分析若干跳频同步方法的基础上提出了一种组合同步方法,并将收发双方维护的同步头频率组从一维扩展至二维,增强了同步头频率的抗干扰性.性能分析表明,此方法同步时间短、同步概率高,适用于战术跳频电台.     

基于多片ADSP-21160的R-D并行算法的实现

利用多片ADSP-21160构造了并行高速雷达信号处理系统，实现了合成孔径雷达(SAR)的R-D算法流程。通过研究高效并行处理算法和可靠的高速数据传输方法，确保了R-D算法的可行性和实时性。仿真结果证明了算法实现的正确性和实时性。     

一种基于差分相干积累的扩频信号开环同步捕获方法

将全数字接收机的结构引入到扩频接收机中,用一种前向的并行处理结构来代替传统码延迟锁定环的反馈结构,采用差分相干积累的方法捕获低信噪比扩频信号的伪码相位.仿真结果表明,这种方法能快速可靠地捕获低信噪比扩频信号的码同步,可以应用于开环的全数字扩频接收机中.     

基于前向结构的高动态突发信号载波同步算法

为实现高动态突发通信系统载波快速同步，提出了一种新的基于前向结构的突发信号载波同步算法，采用多级处理方案分级实现多普勒变化率、多普勒频偏及载波相位的估计及恢复。理论分析及数值仿真表明，在高动态低信噪比条件下，新算法的载波同步信噪比损失小于1 dB，且对多普勒变化率及信号电平参数不敏感，实现复杂度低，能够满足高实时性应用需求。