语音存储与回放系统研究

数字化语音存储与回放系统以单片机为控制核心，实现了语音存储与回放系统。系统由话筒电路、前置放大与滤波模块、A／D采样、D／A转换与功放输出模块组成。其中，ADC的采样频率f=8kHz，字长为8住，DAC的变换频率f=8KHz，字长为8住，语音存储时间4秒以上，回放质量良好。同时，在保证语音质量的前提下，减少系统噪声电平，语音清晰。进一步提高存储器的利用率，语音存储时间增加至8秒以上，（在原有存储容量不变的前提下，提高语音存储时间）。     

简易数字存储示波器研究

基于MCU8051和FPGA的控制平台,采用实时采样与等效采样两种方式实现了对频率为10Hz-10MHz的波形数据的实时采样,存储与回放。做到垂直灵敏度含1v/div,0.1v/div和2mv/div三档,扫描速度含20ms/div,2uv/div,100ns/div三档。系统的频率测量精度达0.001Hz,电压测量精度达0.05V。自带100KHz方波信号为系统测频时钟与电压基准源的进行自动校准,此外,还实现了对波形数据的单次触发存储与调出功能和AUTO显示功能。     

声卡知识集锦

采样位数与采样频率我们在购买声卡时,都会碰到“8位声卡”、“16位声卡”,或者“支持44.1kHz采样”之类的性能指标,不少初学者对此往往不知所谓。要弄清这些概念,我们先来看看计算机对音频信号的处理方式。我们知道,音频信号是连续的模拟信号,而计算机处理的却只能是数字信号。因此,计算机要对音频信号进行处理,首先必须进行模/数(A/D)的转换。这个转换过程实际上就是对音频信号的采样和量化过程,即把时间上连续的模拟信号转变为时间上不连续的数字信号。根据傅立叶定理,只要在连续量上等间隔的取足够多的点,就能逼真地模拟出原来的连续量。这个“到点”的过程我们称为采样(sampling),采样精度越高(“取点”越多)数字声音越逼真。其中信号幅度(电压值)方     

小议单片机高速数据系统的设计

对高频信号的采集与处理系统，通常的做法有两种：一是选用速度快，内存大的计算机，并配备高速的A/D采样板；二是以单片机为核心，配备高速A/D芯片与大容量电子盘，采集结束后再进行数据处理。前者虽然硬软件开发简单，但造成仪器成本的增加，体积大，对运行环境要求严格，而且当距信号源距离较远或测量多路信号时，信号传输比较困难，有些情况甚至无法实现。后者持续采集时间受存储器容量的限制，在许多场合可能无法满足要求，而存储器容量的增加，其价格也会成倍增长。本系统结合了两者的优点，基于单片机的高速数据采集与海量数据存储系统。     

基于MEMS的西瓜成熟度无损振动检测

文中介绍了,利用MEMS加速度传感器根据冲击振动无损检钡f原理为基础,运用单片机实现了西瓜成熟度智能检测的过程。通过振动电路将西瓜成熟度信号经过A／D采样,经过FFT处理得出西瓜振动的固有频率,然后利用单片机处理,最终在液晶上显示出振动频率、西瓜质量、振动波形以及成熟度指数,并判断出西瓜是否成熟。     

基于VxWorks的嵌入式二次雷达航迹记录仪设计

为实现对二次雷达航迹数据的实时记录以及事后的回放分析,设计并研制了基于VxWor ks实时系统的嵌入式记录仪,采用自定义缓冲队列的数据传输机制,充分考虑了任务之间 的同步及互斥,并利用PC104板卡的硬件辅助时钟进行系统设计。实践证明,在航迹数据均 值速率3.84 kbyte/s（96批/秒）（峰值速率为20.48 kbyte/s即512批/秒）的情况 下,能达到正常实况回放的效果。     

语音信号的线性预测编码技术

本文以一个双声道声码器为例,来说明线性预测编码技术在处理语音信号中的应用.一个2400b/s,双声道线性预测编码的声码器,使用高速、可编程序的位片型微处理机,字长可扩充.并使用2K的RAM和1K的ROM的数据存储器.该系统设计成循环时间为208毫微秒的双总线结构.该声码器能同时处理两个声道,用微处理机和线性预测编码技术开发出该系统,并叙述使用该技术设计声码器的要领.     

声音模拟与PC微机相连接的接口设计与实现

本文主要介绍A/D,D/A与IBM-PC机连接的实现,并用于语音模拟实验.在接口电路中编制出较为可行的驱动程序,可作为使用A/D、D/A与微机连接的其他工作人员参考.     

用阿达马方差进行调频分析

引言业已证明信号源的频谱密度可由频率计数器的时域测量推导出来,如果谱密度具有下式: S_y(f)=f~n 对n=-3,-2,-1.0等.并且f相似文献   

大动态下扩频码捕获的一种改进方法

针对现有扩频码捕获方法在大动态下捕获时间长、硬件资源消耗大、动态适应性差的 问题,提出了一种改进的扩频码捕获方法。新方法把码钟多普勒的补偿放在本地扩频码上进 行,先对接收信号进行降采样和存储再进行频率分槽和补偿,一次采样实现了所有频率槽的 搜索。计算结果表明,完成同样的捕获过程新方法所需时间和存储器容量不到原方法的1/5 ,且具备更强的动态适应能力。     

基于VerilogHDL的TLC549控制模块的设计

结合广泛使用的TLC549串行A/D转换器,采用FPGA器件EP1C6Q240C8,对A/D转换芯片TLC549进行采样控制。整个设计在Quartus Ⅱ平台下进行软件编程和下载。采用VerilogHDL语言描述,实现正确的TLC549转换的工作时序控制过程。该设计可用于信号采集和实时监控方面,仿真结果和实际运行显示该模块工作性能稳定、可靠性高,使用方便。     

TMS 32020单片信号处理器在测控系统中的应用

在卫星地面测控系统中,要求在低信噪比(如-20分贝)条件下提取目标的多普勒频率信息,以引导接收机锁相环捕获信号并锁定。模拟式频率引导采用经典的晶体滤波器组,其数量大、成本高、重量体积大。数字式频率引导采用对接收信号采样序列进行FFT运算处理实现对目标的频率捕获,具有显著的优越性。作者等人以8086微机实现的数字频率引导设备已成功地应用于同步通讯卫星测控站中。为了进一步提高处理速度,采用了TMS32020单片信号处理器研制出频率引导快速处理机,使频率引导处理时间提高15倍以上。该成果的硬件设备可适应不同的实时数字信号处理要求,应用于雷达、通讯、遥控、仪器、语音、智能等各种场合。     

语音录放系统设计

本文介绍了基于STC12C5A60S2单片机与ISD4004芯片为主要部件的语音录放电路的工作原理和硬件的设计。整个电路由电源电路、STC12C5A60S2单片机、ISD4004语音芯片、话筒和线路输入电路、LM386功率放大电路以及按键电路等组成。STC12C5A60S2是一8位单片机;此次实验采用ISD4004-16型号的,可录放16分钟的语音信号,分1200段。此系统可进行语音录制与播放。     

基于Nandflash陈列的高速存储技术研究

介绍了传统高速存储的实现方式,分析了用Nandflash实现海量存储的优点,实现了基于Nandflash阵列的实时高速存储模块,存储模块采用光纤FC作为数据输入端,在FPGA控制下实时存储到Nandflash阵列中,并将存储的数据通过CPCIE总线下传给其它模块作实时或事后分析、判读、处理、回放。实验结果表明,基于Nandflash的存储阵列,存储速度可达到900MB/s以上,满足高分辨率高帧频CCD相机及SAR成像存储需求。     

在Internet上使用会议工具

语音会议 Internet电话实时在网络上发送和接收压缩声音数据的语音会议可与传统的电话系统相媲美。由于语音会议是有趣的,并且操作简便,许多Internet用户有规律地进行联机谈话,还有许多人正在首次试用它。你能找到各种各样的联机指南和目录,因此,很容易地运行它。另外,还可参加多边个人语音闲谈,这与电话会议和有线聚会类似。这项技术仍在发展中,因此你感觉到在接收到谈话内容之前有延迟,并且声音质量没有电话好。为了使用语音会议,至少需要传输速率为14.4千比特/秒的线路连接到Internet、还要一个八位的复位的声卡、麦克风、扬声器和软件。大多数声卡带     

利用A/D和D/A实现频率变换的技术分析

通过建立A/D、D/A的数学模型,推导了A/D、D/A实现变频的基本公式,分析了量化噪声和变频损失,总结了其主要特点及其与模拟混频器的区别,说明A/D和D/A实现频率变换是切实可行的,在进行模数、数模转换的同时实现变频,有利于节省器件,简化电路。     

基于Nand Flash的星载综合数据固态记录系统

在星载平台资源受限条件下，采用以FPGA+CPU为控制核心、Nand Flash为固态存储阵列的系统架构，实现了高速、大容量、高可靠的数据记录。针对传统双Plane操作与并行扩展对存储速度提升有限、芯片使用较多的问题，采用4级流水线方式控制Flash阵列。为解决标准传输协议传输效率低的问题，设计了一种自定义高速串行传输协议。为减缓空间辐射环境对存储数据的影响，采用了三模冗余、配置回读与部分重构等容错机制。对所提出系统进行的实验验证结果表明，该星载记录系统存储容量达36 Tbit，记录与回放速度分别达到16 Gbit/s与8 Gbit/s，传输误码率为10-12，传输包效率为96.7%，可作为通用存储系统以满足航天应用需求。     

400MHz高速数据采集系统的设计与实现

介绍了一种用ECL逻辑和TTL逻辑器件构成的高速数据采集系统，采样频率为400MHz。系统实现简单，工作稳定。对系统进行的性能测试表明其有效位数为6位以上，满足实际应用的需要，适用于高速数字信号处理领域。     

基于Nandflash阵列的高速存储技术

介绍了传统高速存储的实现方式,分析了用Nandflash实现海量存储的优点,实现了 基于Nandflash阵列的实时高速存储模块。存储模块采用光纤FC作为数据输入端,在FPGA控 制下实时存储到Nandflash阵列中,并将存储的数据通过CPCIE总线下传给其他模块作实时或 事后分析、判读、处理、回放。实验结果表明,基于Nandflash的存储阵列,存储速度可达 到900 MB/s以上,满足高分辨率高帧频CCD相机及SAR成像存储需求。     

基于FPGA的宽动态范围DPSK解调器设计

为了解决大多普勒频移、猝发通信条件下传统接收机结构复杂的问题,设计并实现了一 种基于FPGA实现的宽动态范围全数字DPSK基带接收机。采用1 bit A/D带通采样技术和差分 检测技术,在最大40 kHz多普勒频移条件下实现了70 dB动态范围。该技术已用于 某低成本毫米波数据通信系统中,实现了码速率为10 Mbit/s、动态范围大于70 dB的D PSK信号解调,系统误比特率为10-6。