PCB设计中同步开关噪声问题分析

印刷电路板设计中的同步开关噪声问题是现代高速数字电路应用的瓶颈之一。介绍了一 种在电路板上施加同步开关报文和温度应力的可靠性测试方法,该方法可以有效暴露电路 板上的同步开关噪声问题。借助噪声测试和阻抗分析手段,对一个由该方法发现的异常问 题进行了分析,通过优化去耦电容和电源平面阻抗,抑制了电路板上的同步开关噪声, 问题得到了完美解决。最后,给出了一些在PCB设计中抑制同步开关噪声的方法和建议。     

一种16倍采样的Gardner定时同步方法

DVB-S2X(The second generation Digital Video Broadcasting by Satellite Extensions)标准给出了高至256阶的APSK(Amplitude Phase Shift Keying)调制方式，对解调端的符号定时同步、帧同步和载波恢复都提出了更高的要求。结合DVB-S2X技术手册的建议，在经典的基于4倍符号速率采样的Gardner定时同步的基础上，提出了一种在定时同步环路前端加预滤波器并将原来的单路插值扩展到4路插值的基于16倍采样的同步方法。介绍了该方法的思想和结构并进行了仿真实验，结果表明该方法相比于经典Gardner方法有更好的误码性能，在高阶调制的情况下表现尤为突出。     

OFDM系统的多符号改进算法

针对OFDM训练符号同步算法中存在的大采样数据而导致捕获时间过长的问题。提出了一种多符号改进算法。该算法应用对多个符号等间隔取样并共轭相乘累加的方法，在采用小数目的采样数据时就可以取得较好的性能，同时缩短了定时捕获时间，克服了原来算法中存在的问题。最后，仿真表明该算法的有效性。     

基于AS5643总线的机载时间同步

为了使机载电子系统中的各个分系统协同完成既定任务，通常需要一个统一的时间标准。针对采用专用硬件的时间同步方法会造成系统开销较大的问题，提出了一种基于AS5643总线的时间同步方案，利用同步帧分发时间信息，并采用软件方法完成时间偏移测量及补偿，可达到优于50 ns的同步精度。详细介绍了基于AS5643总线的时间同步方法、同步原理及具体实施方案，最后通过实物验证表明该方法正确可行。该方法开销低、精度高，可应用于综合化航空电子系统中。     

抗干扰通信同步方案研究

简要介绍了抗干扰通信中同步的方式和作用,阐述了一种扩跳频自同步方法和一种纯跳频同步方法,给出了试验结果,对该技术的发展进行了评价和预测。     

一种综合模块化航空电子系统时间同步方法

综合模块化航空电子系统（IMA）的时间同步设计是系统设计的一项重要内容。针对 典型的IMA系统,提出了一种“软件授时、硬件同步”的时间同步方法,同步精度达到微秒 级。 该方法实现简单,可直接应用于工程化的IMA系统时间同步设计。     

一种用于高速率QPSK信号的并行解调方法

为实现数据的高速解调,提出了一种QPSK并行解调模型,并对定时同步、载波同步、自动增益控制(AGC)和数据恢复等各个模块进行了Matlab仿真分析.重点提出并仿真实现了一种在并行解调中实现载波同步后的模糊统一和数据恢复的方法.     

用并行内插算法恢复宽带信号的定时信息

提出了一种卫星高速数传的定时恢复方法，以解决实现复杂、硬件依赖性强的问题。以固定采样钟为基础，利用误差信号对多路数据排序筛选，并行内插实现定时信息的恢复，支持GHz宽带变速率信号的同步。硬件仿真结果表明，该方法的解调损失不超过1 dB。采用该方法的高速接收机可工作在统一平台上，使卫星测控通信地面资源配置更加灵活。     

等效时移随机共振的载波同步

针对随机共振应用于单频载波同步时存在的噪声能量转化不彻底、采样点数量需求高的问题,提出了随机共振等效时移的载波同步方法。首先,通过充分利用接收信号的先验信息,设计样点等效时移过程,降低了载波同步对采样率的需求;其次,通过设计多级迭代的随机共振系统,并设置本地同频方波信号,提高了噪声的转化效率;最后,给出了较为完整的时移校准和时延校准的模块设计。理论分析和仿真结果均表明该方法能够有效地实现载波同步,并较现有方法提高约10 d性能。     

一种适用于多相相干解调的载波同步方法

本文介绍了一种新的载波同步方法，并将它用于对载波前导的快速精确同步。文章给出了同步算法的仿真流程和部分仿真结果，并对其应用前景作了简单讨论。     

OFDM系统采样钟补偿算法及其FPGA实现

利用数字内插滤波器完成全数字域采样钟同步已广泛应用于OFDM数字接收机中.文中利用两个Farrow结构的内插滤波器,同时提高工作时钟对过采样信号进行数字域内插,完成接收端和发送端之间的采样时钟的完全匹配,并且根据硬件器件的特性和算法结构,逐级进行模块变量定点处理.基于实测数据的分析表明,该FPGA数字域采样钟补偿算法不仅有稳定的性能,而且其模块化设计也有利于更高阶算法或多通道系统的实现.     

基于FPGA的任意相位时钟管理器的设计

在通信双方为同源时钟的前提下,为保证时钟在接口处把所有数据都正确采样进来,利用Altera的综合开发平台Quartus II,实现了采样时钟相位根据输入数据相位自动调整,使采样时钟能找到最佳的采样时间来采样外来数据。任意相位时钟管理器可以产生高精度动态相位的时钟信号。     

弹载小型化高速信号处理机设计方案

弹载处理机受特殊的平台功能、环境条件等因素制约,具有高性能、小型化等特点。弹载小型化高速信号处理机采用基于多通道宽带采样技术和多核心高速并行处理技术的设计方案,解决了高速高密度小型化电路设计和高速浮点数字信号处理器（DSP）多核心协同工作两大关键技术,并在不影响处理机实时性的前提下,设计出了一种基于嵌入式操作系统设计理念的多核心协同工作框架软件。弹载处理机可满足弹载多领域的功能和指标需求。     

一种新的OFDM同步跟踪技术及其在VHF/UHF通信系统中的应用

本文主要研究了我国加工贸易领域信息化管理的系统组成和发展状况,通过深入分析加工贸易的业务流程、信息化管理特点、发展困惑等内容,提出了优化加工贸易信息化管理的相关举措。     

基于FPGA的八通道高速ADC的时序设计

针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求,实现并行数据的正确输出。最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。     

基于AD6644和AD6620的中频信号处理平台的设计

构建了一种基于高速采样器件AD6644、可鳊程数字下变频器AD6620和高性能DSP开发板的中频信号处理平台，详细分析了它的硬件设计和软件设计。该平台具有很强的通用性和灵活性，为软件无线电技术的研究提供了一个理想的实验平台。     

综合基带遥测单元信号同步的实现

本文介绍测控综合基带遥测单元位同步、帧同步方案及实现方法、遥测单元功能，以及位同步、帧同步的作用。     

FPGA实现高速FFT处理器的设计

介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现 ,提高系统时钟频率 ,达到高速处理。实验表明此处理器既有专用ASIC电路的快速性 ,又有DSP器件的灵活性的特点 ,适合用于高速数字信号处理     

高度综合总线技术硬件平台设计

为了满足高度综合化机架间和机架内LRM之间大容量数据通信和高速与低速总线之间 数据交互通信需求,集成高速总线FC、RapidIO、PCI和低速总线CAN、RS485、LVDS电平同步 串行总线以及M-LVDS电平同步串行总线,设计了高度综合的总线技术硬件平台,满足了机 架间640 Mbit/s有效数据带宽需求、机架内LRM之间1 024 Mbit/s有效数据带宽需 求以及机架内部低速总线与高速总线交互需求,其综合化和通用化的设计理念以及总线传输 技术的高带宽、低延迟的高性能特性,对各个电子通信系统领域具有重要的借鉴意义。