软件无线电中的非整数倍采样率转换研究

针对软件无线电接收机中的非整数倍采样率转换问题，本文首先从实现Ａ／Ｂ倍采样率转换出发，介绍了一种采用先Ｂ倍内插再Ａ倍抽取来实现采样率转换的与之相应的内插滤波器的设计。其次，为实现任意非整数倍采样率转换，本文介绍了一种改进型采样率转换结构，并分析了该方法的转换精度以及降低复杂度的实现方法。     

基于∑-△技术的DBF中抽取滤波器设计

介绍了在基于∑-Δ技术的数字波束合成(DBF)中抽取滤波器系统设计方法和具体实现方案。CIC滤波器、补偿滤波器、FIR滤波器三级级联方式一方面降低了采样率,另一方面对∑-Δ调制完成解调。通过实例仿真,证明了设计的可行性。     

数字接收机中合成滤波器的设计与性能分析

在宽带／窄带兼容的数字接收机中，匹配滤波器一般需要前置级联积分梳状（CIC）滤波器。在高性能要求的系统中，还需要对CIC进行补偿。传统的方法是将CIC补偿滤波器和匹配滤波器分开设计，而本文提出了一种将两者合并，使用一个滤波器来实现两种功能的方法。在不增加滤波器阶数的情况下，这种方法可以得到更好的滤波器性能，同时又节约了硬件资源。     

基于过采样的混合滤波器组性能优化

模拟误差是制约混合滤波器组信号重构精度的主要原因,如何降低由模拟误差导致 的分解滤波器组系数误差成为了首要问题。引入过采样技术,研究在不同过采样率下8通道 混合滤波器组的性能,寻找到过采样率最优值约等于7%。在不同模拟误差下对基于过采样的 混合滤波器组的性能进行仿真,结果表明,原型结构和双阶型结构的混叠值相近,但后者对 模拟误差的敏感度比前者大。信号重构阶段,在最小二乘法的基础上采用频带加权法进行误 差校准。在1%模拟误差内,采用7%过采样率的原型混合滤波器组相比无过采样,平均混叠值 下降了约50 dB,最大混叠值下降了约94 dB。仿真验证了引入过采样的有效性。     

低信噪比下互相关时延估计器的FPGA实现

在时延估计算法中,相关法是一种经典的算法。时域互相关法可用来进行整数倍和非整数倍采样周期的时延估计,即使是在极低的信噪比（SNR）条件下,利用较多的数据也能获得准确和稳定的估计结果。为提高时延估计分辨率,给出了一种采用sinc函数对信号进行非整数倍采样周期延时的相关估计算法,通过仿真比较了未插值、两倍插值法和sinc函数延时法的估计精度和计算量,证明sinc函数延时法性能最优。基于现场可编程逻辑门阵列（FPGA）实现的改进型互相关时延估计器能够实现在低信噪比下时延差的准确估计。     

基于AD6620的中频滤波器的设计

结合软件无线电的窄带中频采样数字化的基本模型，提出了一种基于数字下变频器AD6620的中频信号滤波器的设计方案，并详细讨论了一种提高系统信噪比的具体方法，给出了AD6620的CIC5和RCF滤波器频域响应的仿真结果。     

理想低通欠采样定理的结合应用分析

通过分析模拟频率与数字频率的对应关系,对含低频和不交叠窄带频率成分的信号推导得出对该类信号采样所需的最低采样率,提出了确定采样频率最小值的方法,改进了数字滤波器所对应的奈氏带宽。该方法可在不失真的情况下降低采样率,减少信号处理时间。     

基于频率响应屏蔽技术的采样率变换新结构

介绍了频率响应屏蔽(FRM)技术在采样率变换技术中的应用,分析了FRM的简化结构——内插滤波器的设计方法。将此滤波器应用于采样率变换中,并结合多相滤波思想提出了一种高效的FRM采样率变换结构,此结构能极大降低采样率变换实现复杂度。最后通过设计实例,验证了此结构的高效性。     

一种免伪码同步恢复的数字化零中频解扩方案

零中频方案是实现数字化解扩的主要手段之一。本文在对等chip速率和2倍chip速率A/D采样解扩进行性能分析的基础上，给出了一种不需要伪码同步恢复的基于2倍chip速率采样的快速零中频数字解扩方案。     

基于FPGA的TDM FIR数字滤波器的设计及硬件实现

介绍了一种可实现对高速率、高采样率信号进行实时处理的滤波器——TDM（Time-Domain Multiplexing）FIR数字滤波器的设计方法，并且给出了一个32阶的高速实时TDM FIR数字滤波器的软件仿真及硬件实现过程。     

一种Farrow结构数字延时滤波器的设计

普通数字延时滤波器虽然结构简单，但系数计算过程复杂，在延时参数快速变化时，系数更新速度无法满足实时性要求，在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波，延时参数改变时，无需重新计算滤波器系数，更容易在现场可编程门阵列(FPGA)上实现。介绍了一种Farrow结构数字延时滤波器，提出采用基于对称结构的滤波器系数求解方法，并经过加权优化，获得最终Farrow滤波器的系数。系数计算过程中，通过对设计所得Farrow滤波器延时精度和误差的分析，调整加权因子的取值和滤波器阶数，进而提高延时精度。计算机仿真结果证明了加权对称系数求解Farrow滤波器系数方法的有效性和实用性。     

软件数字下变频技术研究

本文讨论了软件无线电接收机中数字下变频处理的高效算法和结构，其目的是在DSP中用软件完成数字下变频处理，这样可省去专用数字下变频器（DDC）硬件集成电路，并增强中频处理的灵活性，适应性，文中指出将混频、抽取、滤波结合在一起完成将大大减少运算量，并分析了将CIC滤波器与内插的二阶多项式滤波器组合进行有效抽取滤波的设计方案，仿真结果表明该方案有效可行。     

人民币汇率与中国的货币控制

本文以近期掀起的又一轮呼吁人民币升值的讨论为背景,再次对人民币汇率以及中国货币控制进行分析。通过分析因人民币升值而引起的中国所面临的货币困境,以及解决困境所采取的措施(即建立CIC和对流动性的对冲操作),评论了措施的局限性,并从汇率的利率平价理论入手分析人民币汇率与中国货币控制的互动关系;借鉴日本经验分析并佐证了关于汇率的几个错误概念,提出近期应去除人民币单向升值的预期,只有保持汇率相对稳定才有利于中国经济发展。     

一种SLR结构陷波宽带滤波器的设计

在枝节加载谐振器（Stub-loaded Resonator,SLR）的理论基础上设计了一种陷波宽带滤波器,应用于3.0~6.7 GHz频段。该滤波器由一个倒T形短路枝节加载谐振器（Short SLR,SSLR）和一个基于半波长SIR基本结构的阶跃阻抗枝节加载谐振器（Stepped Impedance SLR,SISLR）构成。与传统陷波滤波器相比,该滤波器没有采用传统的缺陷地结构或缺陷微带结构,其陷波特性由SISLR与SSLR耦合所致,能够实现更好的设计灵活性。对电路进行了仿真和实物制作,仿真结果表明,插入损耗和回波损耗分别优于0.3 dB和12.2 dB,陷波的中心频率位于5.8 GHz,其分数带宽为6.8%。测试结果与仿真结果基本一致,体现了良好的电路性能。     

基于电调谐DOCCII的电流模式连续时间滤波器

本文提出了基于可变电流增益双输出CCII(DOCCII)的电流模式N阶低通滤波器和通用滤波器,并给出了N阶通用滤波器的一个通用表达式。所给出的滤波器参数可以通过DOCCII的可变电流增益因子独立调谐,并且结构简单,所有无源元件均接地,便于集成。     

微带线和槽结构对多层滤波器性能影响的对比研究

微带线和槽结构是多层结构微波滤波器实现小型化、高性能的关键，因此需研究不同形状的微带线和槽结构对微波滤波器性能的影响。通过使用全波电磁仿真软件对各种结构微波滤波器S参数进行仿真，发现改变顶层、底层拓扑结构对微波滤波器整体性能影响不明显，表明不同形状的拓扑结构在面积相等时可近似等效；而改变中间层耦合槽的结构则对滤波器整体性能影响较大，表明改变耦合槽形状是一种比较理想的能调谐滤波器性能的方法。     

一种用于图象处理的二维开关电容滤波器新的设计系统

本文描述二维实时滤波器开关电容网络的新的设计方法。该设计是在综合法的基础上,利用无损、非倒数原形电路而得到的开关电容网络。本文所使用的几个计算机软件,均已写好并调试,可将其集成为一个完整的设计系统。本文作为该设计系统的实际应用,举例设计一个二维高性能滤波器,该滤波器可以像一个CMOS单片那样实现。若与数字滤波器实现相比较,可达到降低成本和减少功耗的目的。     

一种基于SIR结构的三通带带通滤波器

应用双指耦合结构和枝节加载谐振器（Stub-loaded Resonator，SLR）实现了一款基于阶梯阻抗谐振器（Stepped Impedance Resonator，SIR）的滤波器。该滤波器具有3个通带，带外抑制较好，工作频段提高。通过调整阻抗比可调节第二、三通带的谐振频率；SLR结构能够增加通带数量；SLR结构和双指耦合结构均能改善滤波器的S参数。HFSS软件仿真表明，3个通带的中心频率分别为3.5 GHz、6.6 GHz、9.2 GHz，对应的分数带宽分别为5.7%、3%、2%，S11分别为-18 dB、-22 dB、-24 dB，通带内的S21分别为-1.8 dB、-1 dB、-1 dB。电路的测量结果与仿真结果较为吻合。该滤波器在5G通信的低频段具有应用前景。