LDPC码的改进迭代比特翻转译码算法

为提高低密度奇偶校验（LDPC）码的低复杂度硬判决译码算法的性能，提出了一种改 进的比特翻转（BF）译码算法，在迭代时利用一个交替的门限模式对多个比特进行翻转，降 低了每次迭代时比特被错误翻转的概率，从而有效提高了译码性能。仿真结果表明，与BF算 法相比，该算法在保持低复杂度的基础上获得了更好的译码性能和更快的收敛速度。     

一种联合星座和伴随式信息的迭代译码算法

针对构造性的大数逻辑可译低密度奇偶校验（LDPC）码,联合信号星座和伴随式信息,提出一种基于可靠度的迭代大数逻辑译码算法。在校验节点,直接使用伴随式信息进行传递和处理;在变量节点,结合信源端的星座映射和伴随式进行译码信息收集和处理。理论分析和仿真实验结果表明,所提出的算法在保持优良译码性能的同时,具有更低的译码复杂度。     

基于RADIX-4的Turbo码全并行译码算法

针对Turbo码全并行译码算法译码迭代次数多、硬件消耗大的问题，提出了一种基于RADIX-4的改进译码算法。将译码算法中状态转移图的相邻两步状态合并为一步计算，译码时以“比特对”的形式操作进行迭代。在保留译码最大并行度同时，译码计算单元使用量减少一半，显著降低了Turbo码全并行译码算法的运算复杂度和存储开销。仿真结果表明，在相同迭代次数条件下，该方法的译码性能较全并行译码算法平均提高约0.5 dB。     

一种低迭代次数的极化码置信传播译码算法

针对置信传播（Belief Propagation,BP）译码算法在迭代次数较多时吞吐量和译码时延性能提升受限的问题,提出了一种低迭代次数的极化码BP译码算法,通过采用比特翻转和子信道冻结的方式,降低译码过程中的迭代次数。仿真结果表明,相对于传统极化码BP译码算法（设置最大迭代次数为40次）,所提算法在信噪比为3 dB时可将平均迭代次数减少约53%,处理单元平均计算次数减少约68%。该算法所带来的低时延和低功耗效益可运用在对功耗要求较高的大规模机器类型通信,以及对时延要求较高的超可靠低延迟通信等5G场景下的极化码译码中。     

窗口大小自适应的空间耦合LDPC码译码算法

空间耦合低密度奇偶校验（Spatially-Coupled Low-Density Parity-Check,SC-LDPC）码具有接近香农限性能,基于置信传播译码算法,窗口译码（Windowed Decoding,WD）能够获得较小延时的同时也存在一定的局限性。为了进一步提高WD的译码性能,对SC-LDPC码的窗口译码算法提出了提前终止译码和动态调整窗口大小相结合的改进方法。该方法监测窗口大小的动态变化及相应窗口的平均迭代次数,通过加性高斯白噪声信道下的仿真分析,与传统窗口译码相比,其误码率降低,且计算复杂度更低。     

一种适用于大数逻辑可译LDPC码的自适应译码算法

大数逻辑可译低密度奇偶校验(LDPC)码是一类具有较大列重的码,针对此类特殊的LDPC码,提出了一种基于整数可靠度的低复杂度自适应译码算法。在译码的过程中,算法对每个校验节点分别引入不同的自适应修正因子对外信息进行修正。仿真表明提出的自适应译码算法的性能与和积译码算法的性能相当,在误码率(BER)约为10－5时两种算法性能之间仅有0.1 dB的差异。所提算法具有复杂度低、可并行操作、全整数的信息传递等优点,十分有利于工程实现。     

一种低复杂度的多元LDPC译码算法

针对多元低密度奇偶校验（LDPC）码译码复杂度高、时延大等问题，提出了一种基于硬信息的低复杂度多元LDPC译码算法。来自信道的接收信号在初始化时，先进行非均匀量化预处理。在迭代过程中，校验节点端只需传输单个比特的二进制硬可靠度信息至变量节点。在变量节点端，可靠度信息按比特位进行简单的累加和更新，无需任何的系数修正操作。同时，变量节点使用了全信息的方式将信息传输至与其相邻的校验节点。仿真结果显示，与基于比特可靠度（BRB）的多元LDPC译码算法相比，提出的算法在较低量化比特情况下，能获得约0.3 dB的译码性能增益，且译码复杂度更低。     

外部信息自适应更新的SCMA系统译码方案

现有上行稀疏码多址接入（Sparse Code Multiple Access，SCMA）通信系统采用的译码算法中，基于串行策略的消息传递算法（Message Passing Algorithm，MPA）因其在每次迭代过程只选择单个消息进行更新，存在着收敛速度较慢等问题。针对以上问题，提出外部信息自适应更新的MPA算法，每次迭代过程中自适应选取多个残差值较大、相互独立的节点，更新其外部信息以达到提高计算效率的目的。仿真结果表明，该算法可有效提升译码性能，在计算复杂度与译码性能之间取得了较好的平衡。     

基于Cyclic-2伪最大似然算法的Turbo乘积码在高速移动通信系统中的译码方法

采用扩展汉明码作为Turbo乘积码 (TPC)的子码时,与传统的Chase算法相比,Cyclic-2PML(循环 2伪最大似然)算法复杂度低。本文研究了基于该算法的TPC在高速移动通信系统中的译码方法,仿真比较了采用不同子码组合的TPC结合不同的调制方式在高斯信道和多径衰落信道中的性能。结果表明,以(32, 26, 4)扩展汉明码为子码的TPC,不仅具有较高的码率,同时可以获得更好的误比特率性能。     

—种BCH码的新型译码方法及其FPGA器件实现

介绍了一种新型的BCH码的译码方法,并给出了该译码算法的FPGA器件实现方法。与传统的译码算法相比,该算法具有译码速度快、硬件实现复杂度低等优点,从而使得该译码器具有速度快、体积小、性能稳定等特点。     

基于FPGA的高速Viterbi译码器设计与实现

Viterbi算法是卷积码最常用的译码算法，在卷积码约束长度较大，译码时延要求较高的场合，如何实现低硬件复杂度的Viterbi译码器成为新的课题。本文提出新颖的Viterbi路径权重算法、双蝶形译码单元结构、高效的状态度量存储器等技术，使Viterbi算法充分和FPGA灵活原片内存储和逻辑单元配置方法相结合，发挥出最佳效率。用本算法在32MHz时钟下实现的256状态的Viterbi译码器译码速率可达400Kbps以上，且仅占用很小的硬件资源，可以方便地和Furbo译码单元等集成在单片FPGA，形成单片信道译码单元。     

TDMA信号的宽范围载波同步译码联合迭代处理

针对时分多址(Time Division Multiple Access,TDMA)信号提出了宽范围的载波同步译码联合迭代处理的方案。该方案主要分为三个部分,首先利用TDMA信号的同步码进行数据辅助同步,对信号中的大频偏和相偏进行粗估计和纠正;然后利用线性调频Z变换(Chirp-Z Transform,CZT)算法针对整突发帧进行非数据辅助同步,精确估计和纠正信号的剩余频偏;最后通过利用译码器输出的软信息进行编码辅助同步,多次迭代得到剩余相偏的精确估计,最终实现载波的精确同步并输出译码结果。实验结果表明,所提方案具有同步捕获范围宽、参数估计精度高、译码输出误比特率低等优点,在低信噪比环境下也能表现出优良性能。     

Turbo乘积码的两种迭代译码器的比较

提出了Turbo乘积码的并行迭代译码原理，对比分析了一种新的并行迭代译码器和传统的串行译码器，给出了以扩展汉明码(32，26，4)、(64，57，4)为子码的二维Turbo乘积码(32，26，4)。、(64，57，4)。在通过两种不同的译码器时的仿真结果。仿真结果表明，采取并行迭代译码器，在保持同样的译码性能的同时降低了译码延时。     

能量重心法在机载选呼系统解码中的应用

为提高机载选呼系统解码正确率,提出了基于能量重心法的机载选呼解码算法。通过能量重心法校正选呼信号频率及幅值的估值,降低频谱泄露及栅栏效应的影响,并设计解码状态机完成解码过程。通过对高噪声环境下的仿真和某型飞机实验室试验验证算法有效性和实用性,结果表明所提出算法连续长时间试验均成功解码,且频率估计值与理论值基本无误差,幅度值误差低于10%,因此基于能量重心的解码算法适用于机载选择呼叫系统。     

RS译码的BM迭代算法及其FPGA实现

介绍了运用于RS译码中的BM迭带算法及利用BM迭带进行RS译码的基本原理,同时给出了该算法的FPGA实现,并通过在高清晰度数字电视接收机中验证了设计的可行性与可靠性。     

基于Turbo-TCM与时空分组码的级联系统的次优译码算法

针对瑞利信道中存在的严重的多径衰落，本文实现了Turbo-TCM方案与时空分组码的级联系统，以期利用空间分集改善系统的误码率性能。针对级联系统的译码，本文给出了一种具有低译码时延的次优译码算法，该算法的特点是各模块独立译码，先算比特对数似然比再进行二进制Turbo码译码。最后通过计算机仿真给出了使用该次优译码算法的Turbo－TCM方案与时空分组码的级联系统的译码性能。仿真结果说明，当发射天线数目一定时，随着接收天线数目的增加，译码性能的增益随之增加而帧长对译码性能的影响则随之减小。     

基于EM的低复杂度迭代载波同步算法

编码辅助载波同步算法充分利用译码软信息,可获得较理想的同步性能,但是目前 这类算法存在复杂度高、处理时间长的问题。首先在推导迭代载波同步中后验均值与译码软 信息关系的基础之上,通过选择性地进行译码判决反馈来减少不必要的计算点数,再根据前 两次的迭代结果自适应地减小频率搜索区间长度,从而大幅降低同步参数估计的运算量。仿 真结果表明,该算法能够有效工作在低信噪比环境下,可获得接近理想同步条件下的译码性 能。     

高码率自适应Turbo编译码器的设计与FPGA实现

提出了一种高码率自适应Turbo编译码器的FPGA实现方案。在编码模块中采用特定参数的分组螺旋对称交织器,使编码器能通过删余构造高码率,且能通过相同的结尾比特使两个分量编码器的寄存器状态均归零。在SOVA译码模块中,各状态下路径的累积度量值的并行计算和可靠性值的并行更新使译码速度大大提高。仿真结果表明,该高码率自适应编译码器有良好的误码性能和较高的实用价值。     

Turbo码的Taylor-Log_MAP译码算法

以Turbo码基本理论和算法为基础,依据无线信息传输的实际要求和Taylor级数的基 本原理,提出了一种Turbo码的Taylor-Log-MAP高效译码算法。该算法对基本的Log-MAP 算法中K运算利用Taylor级数进行展开,针对实际的信道需求对展开式进行截断,实现了Tur bo码 的最佳译码。与传统的对数域最大后验概率译码算法相比,该算法基本保持了优良的译码 性能,同时避免了复杂的对数运算,减小了运算量。仿真结果表明,与现 有的RS码性能相比,使用Turbo码可以获取5 dB的信噪比增益。