改进Cholesky分解算法的设计与FPGA实现

针对大规模数字阵列的空域信号处理以及空时信号处理的要求，提出了一种高速并行的基于Cholesky分解的协方差矩阵反问题求解算法。相对于其他现有算法，所提算法具有更高的并行度与更低的处理延迟。在算法实现方面，提出了一种基于脉动阵列+反馈环的矩阵迭代结构来实现该算法，并在现场可编程门阵列（Field Programmable Gate Array,FPGA）平台上验证了该结构的有效性。电子设计自动化(Electronic Design Automatic,EDA)工具的综合与实现结果表明，所提算法实现结构具有高并行性、低延迟等优势，尤其在矩阵规模相对较大时优势明显。