Nakagami-m衰落信道下差分跳频接收机性能分析

目前差分跳频系统的性能研究主要集中在无衰落信道和Rayleigh衰落信道,但短波信 道是一种典型的多径衰落信道,采用Nakagami-m信道衰落模型能够更好地描述短波信道 的特 性。研究了Nakagami-m衰落信道下序列检测线性合并差分跳频接收机的误符号性能,给 出了 误符号率的闭式表达式,并证明了在m=1时所得结果与已有的瑞利衰落信道下接收机性 能研 究结果的一致性。仿真结果表明：当信道衰落程度逐渐降低时,差分跳频接收机误符号性能 逐渐提高,并最终达到无衰落AWGN信道下的误符号性能。     

基于SOPC的PCI数据采集卡的设计与实现

针对传统数字接收机数据采集模块因集成化程度高而造成资源浪费且缺乏灵活性的问题,依据PCI总线支持突发传输特性和FPGA可编程的灵活性,编写了PCI接口的驱动程序,设计并实现了基于FPGA可控制的高速数据采集卡.采用Ahera公司的可编程逻辑器件EP3C10F256C8N在SOPC Builder环境下完成PCI桥的快速开发,并利用WinDriver工具在Windows XP系统下实现设备的驱动程序开发,完成从模式数据突发传输和设备中断的功能.该数据采集卡开发周期短、开发成本低,尤其适用于用户的不同需求,具有较高的实用价值.     

RLS算法在基带预失真系统中的应用

传统的最小二乘（LS）类预失真算法运算量大,且不能跟踪功放的变化特性。推导了基于 递归最小二乘（RLS） 算法和间接学习型结构的自适应基带预失真算法,并仿真和分析了算法的性能,结果显示该 算法与传统的LS类预失真算法对系统功放非线性改善的效果相当。为了进一步验证算法的有 效性,设计和构建了具有预失真功能的短波发射系统。硬件测试结果表明,该算法对功放输 出的双音信号的三阶互调改善量达25 dB,所有互调分量均低于-53 dB。     

功放线性化的基带数字预失真方案及其测量电路的实现

数字预失真(Digital Predistortion,DPD)技术是改善高功率放大器(HPA)非线性特性的一种性价比较高的方法.提出了一种查表法实现短波窄带HPA线性化的方案.采用DSP Builder工具及IP核模块,在Matlab/Simulink环境下设计与仿真了基于数字下变频器(DDC)的幅度测量电路,成功估计了信号时延,并在FPGA芯片上进行了硬件测试.