一种C频段频率合成器的设计与实现

介绍一种C频段频率合成器的设计与实现。通过采用多锁相环路合成方式，实现了小步进、低杂散、低相噪频率输出，并且分析了与其它频率合成器设计方法的不同，指出各自的优缺点。给出了实现的技术指标。     

一种S频段高性能频率合成器的设计与实现

设计了一种高性能频率合成器,采用直接数字合成（DDS）与直接模拟合成相结合的方式, 实现了S频段1 Hz细步进 输出,频率捷变时间小于800 ns,并达到杂散抑制优于-65 dBc、相位噪声优于- 115 dBc/Hz偏离载频1 kHz处的高性能指标。