高速PCM数据流加解密及其硬件实现

本文重点分析了对称密码体制中的流密码加解密方式,设计了基于流密码加解密方式的密钥流产生方法。基于这种密钥流产生方法以及适当的密钥流管理、加解密算法等,在理论上可以很好的保证对明文数据的加密强度及其加密运算的不可破译性。本文阐述了对高速PCM数据流加解密处理的FPGA硬件实现,硬件实验结果证明,采用一些优化方法,在XILINX公司的FPGA器件XC4VSX35上,160M主处理时钟频率时,可以对输入速率为40Mbps的高速PCM数据流进行实时的加密及解密处理,且占用资源不超过50％。