|
|||||
|
|
| 基于Verilog HDL数字式竞赛抢答器的制作 | |
| 引用本文： | 程琼.基于Verilog HDL数字式竞赛抢答器的制作[J].产业与科技论坛,2015,14(7). |
| 作者姓名： | 程琼 |
| 作者单位： | 武汉职业技术学院 |
| 摘 要： | 本文采用自顶向下( TOP-DOWN)的设计方法,基于Verilog HDL设计实现了数字式竞赛抢答器. 该抢答器具有四路抢答输入,能够识别最先抢答的信号,能对回答问题所用的时间进行计时、显示,能进行抢答报警及超时报警,可以预置回答问题的时间,具有记分和复位功能,成本低,操作简便,可靠性高. |
| 关 键 词： | VerilogHDL 自上而下 抢答器 |
| 本文献已被 万方数据 等数据库收录！ | |