| 误码测试IP核的设计 |
| |
| 引用本文： | 刘江,汪涛,刘洛琨.误码测试IP核的设计[J].国际商务研究,2005,45(5):143-146. |
| |
| 作者姓名： | 刘江 汪涛 刘洛琨 |
| |
| 作者单位： | 解放军信息工程大学信息工程学院通信工程系 河南郑州450002
(刘江，汪涛)，解放军信息工程大学信息工程学院通信工程系 河南郑州450002(刘洛琨) |
| |
| 摘 要： | 提出了一种误码测试IP核的设计方案,可嵌入通信系统,作为系统自检单元的一部分完成系统的误码测试。通过IP核内置的异步串行接口,计算机可以对IP核进行参数配置,并读取误码数据进行性能分析。文中介绍了误码测试IP核结构和关键技术的实现,最后给出了计算机上测试软件的开发方法。
|
| 关 键 词： | 通信系统 设计 误码测试 IP核 |
| 收稿时间： | 2004/11/2 0:00:00 |
Design of IP Core for Bit Error Ratio Test |
| |
| LIU Jiang,WANG Tao,LIU Luo-kun.Design of IP Core for Bit Error Ratio Test[J].International Business Research,2005,45(5):143-146. |
| |
| Authors: | LIU Jiang WANG Tao LIU Luo-kun |
| |
| Institution: | Communication Engineering Department , Information Engineering Institute, PLA Information Engineering University, Zhengzhou 450002,China |
| |
| Abstract: | This paper presents a design method of IP core for bit error ratio test.This IP core can be embedded into communication systems as a part of self-test unit and fulfill bit error ratio test.Control computer can configure the IP core and read bit error information through the UART interface built inside the IP core.The paper first introduces the architecture and key techniques of the IP core,and then gives some idea of development of test software running in the control computer. |
| |
| Keywords: | FPGA |
|
| 点击此处可从《国际商务研究》浏览原始摘要信息 |
| 点击此处可从《国际商务研究》下载免费的PDF全文 |
|
