| CDMA2000基站时钟同步系统及电路 |
| |
| 引用本文： | 刘春平,龚向东,刘承香,阮双琛.CDMA2000基站时钟同步系统及电路[J].国际商务研究,2006,46(2):25-28. |
| |
| 作者姓名： | 刘春平 龚向东 刘承香 阮双琛 |
| |
| 作者单位： | [1]深圳大学工程技术学院,广东深圳518060 [2]重庆大学通信测控研究所,重庆400044 |
| |
| 基金项目： | 中国科学院资助项目;广东省深圳市科技局科研项目 |
| |
| 摘 要： | CDMA2000基站以GPS／GLONASS标准秒信号作为整个系统的时钟同步基准，采用一种PLL（锁相环）＋DDS（直接数字频率合成器）＋PLL的结构实现。引入了时钟同步系统的总体方案。着重介绍了由AD9851和LMX2306构成的后级DDS＋PLL的电路设计和参数设置。根据实验结果对该方案的稳定性和适用性进行了分析。
|
| 关 键 词： | CDMA2000系统 基站 时钟同步 锁相环 恒温晶振 电路 |
| 收稿时间： | 2005/8/23 0:00:00 |
| 修稿时间： | 2005/12/14 0:00:00 |
CDMA2000 BTS Clock Synchronization System and Circuits |
| |
| LIU Chun-ping,GONG Xiang-dong,LIU Cheng-xiang,RUAN Shuang-chen.CDMA2000 BTS Clock Synchronization System and Circuits[J].International Business Research,2006,46(2):25-28. |
| |
| Authors: | LIU Chun-ping GONG Xiang-dong LIU Cheng-xiang RUAN Shuang-chen |
| |
| Abstract: | The PPS received by GPS/GLONASS is regarded as the reference of CDMA2000 BTS. A PLL DDS PLL implementation is adopted. After the whole scheme is presented, the circuit design and parameter setting of DDS PLL are emphasized. Finally the stability and applicability are analyzed according to the experimental data. |
| |
| Keywords: | CDMA2000 system BTS clock synchronization PLL OCXO circuit |
|
| 点击此处可从《国际商务研究》浏览原始摘要信息 |
| 点击此处可从《国际商务研究》下载免费的PDF全文 |
