IIR数字滤波器的设计与实现

本文主要介绍了了满足立体声广播数字传输终端机中滤波器技术指标的数字滤波器的设计与实现。     

一种数字中频接收机的设计与实现

介绍了一种数字中频接收机的设计，对接收机的各个组成部分进行了原理分析和推导，包括可变带宽滤波器、ADC、基于多相滤波器的数字正交变换、抽取滤波器设计、基带信号处理单元设计，得出样机的各样性能参数。     

数字接收机中合成滤波器的设计与性能分析

在宽带／窄带兼容的数字接收机中，匹配滤波器一般需要前置级联积分梳状（CIC）滤波器。在高性能要求的系统中，还需要对CIC进行补偿。传统的方法是将CIC补偿滤波器和匹配滤波器分开设计，而本文提出了一种将两者合并，使用一个滤波器来实现两种功能的方法。在不增加滤波器阶数的情况下，这种方法可以得到更好的滤波器性能，同时又节约了硬件资源。     

直扩系统中数字匹配滤波器的设计仿真

主要讨论了量化比特数和取样间隔对数字匹配滤波器（DMF）解扩电路性能的影响，通过直扩系统（DSSS）的仿真结果表明；DMF的量化比特数取3时，量化误差可忽略不计（近似为无穷量化结果）；而在低抽样率下依靠DMF的样值序列前端处理（FEP）可以使系统误码率达到高抽样率的效果，而硬件代价却大大减小。     

一种高性能内插滤波器的设计

在全数字接收机系统中,随着高阶调制解调技术的应用,传统内插滤波器的性能已不能满足要求。为此,通过研究一种多项式函数的频率响应,提出了一种高性能内插滤波器的设计方法。该方法在频域逼近的基础上,以线性加权的最小均方误差（MMSE）为优化准则,利用Matlab系统函数进行线性约束条件下的最优化迭代,设计非常灵活。仿真结果表明,该方法设计的内插滤波器性能明显优于常用的内插滤波器,尤其适合于高阶正交幅度调制（QAM）信号。     

基于FPGA的TDM FIR数字滤波器的设计及硬件实现

介绍了一种可实现对高速率、高采样率信号进行实时处理的滤波器——TDM（Time-Domain Multiplexing）FIR数字滤波器的设计方法，并且给出了一个32阶的高速实时TDM FIR数字滤波器的软件仿真及硬件实现过程。     

一种改进的数字混沌编码器

针对解码器在解码前不需要初始化,攻击者容易重构出解码器结构这一缺陷,提出 了一种新的编解码方法。改进后的解码器只有当编、解码器的初始状态相同时,解码器 才能正确地恢复出原始信息序列。仿真结果表明,改进后的混沌编解码器结构比原结构具有 更好的保密性能。     

一种SLR结构陷波宽带滤波器的设计

在枝节加载谐振器（Stub-loaded Resonator,SLR）的理论基础上设计了一种陷波宽带滤波器,应用于3.0~6.7 GHz频段。该滤波器由一个倒T形短路枝节加载谐振器（Short SLR,SSLR）和一个基于半波长SIR基本结构的阶跃阻抗枝节加载谐振器（Stepped Impedance SLR,SISLR）构成。与传统陷波滤波器相比,该滤波器没有采用传统的缺陷地结构或缺陷微带结构,其陷波特性由SISLR与SSLR耦合所致,能够实现更好的设计灵活性。对电路进行了仿真和实物制作,仿真结果表明,插入损耗和回波损耗分别优于0.3 dB和12.2 dB,陷波的中心频率位于5.8 GHz,其分数带宽为6.8%。测试结果与仿真结果基本一致,体现了良好的电路性能。     

一种基于FPGA的数字下变频器

介绍一种用FPGA实现的中频数字化接收机数字下变频器，重点介绍了数字下变频器原理、能够降低运算工作量的多相滤波处理结构和分布式算法，给出了设计应用的实例。     

数字信号处理技术讲座 第三讲 数字滤波器的基础

一、连续时间系列和离散时间系列在连续时间系列的线性时不变系统中,设输入波形为f(t),输出波形为g(t),脉冲响应为h(t),则可用     

乘积型指数滤波器及其在多目标时延估计中的应用

指数滤波器是一类新构造出来的输出信噪比和目标时延分辨力随指数变化的滤波器,该滤波器在损失一定输出信噪比的前提下可以有效提高目标时延分辨力,从而提高目标时延估计精度,但仅采用单个指数滤波器仍存在输出信噪比和目标时延分辨力均达不到实际需求的情况。在乘积型高阶模糊函数乘积运算的启发下,在指数滤波器的基础上提出了一种新的乘积型指数滤波器,并分析了该乘积型指数滤波器的输出信噪比及目标时延分辨力等性能。仿真实验表明,所提的乘积型指数滤波器在低信噪比情况下可以更有效提高多目标时延估计精度,且算法简单易于实现,适用于背景复杂的多目标参数估计任务。     

小型化宽频带宽阻带微带滤波器的设计

目前研究宽频带微带滤波器的文献很多,但普遍不能同时具有宽频带和宽阻带的性能,且带内回波损耗大,带外抑制差。为此,提出了一种新型的宽频带微带滤波器。该滤波器采用在E型阶跃阻抗谐振器（SIR）中引入U型结构的方法,实现其宽频带宽阻带的性能。对滤波器进行仿真、加工与实测,仿真结果与实测结果吻合良好。加工得到的滤波器3 dB带宽为7.1 GHz,低于-20 dB的高频阻带为9.3 GHz,带内回波损耗低于-23.2 dB,实物尺寸为15 mm×8.5 mm,具有小型化的特点。实测数据表明,提出的滤波器具有良好的性能,在工程领域具有实际的应用价值。     

基于折射波静校正的未知参数穿墙成像合成延迟时算法

在穿墙雷达实际应用中,墙体一般由两层不同介质构成,且各层墙体参数未知。若对墙后目标直接成像,会产生目标散焦或位置偏移。针对该问题,提出了基于折射波静校正的合成延迟时方法对墙后目标进行聚焦成像。首先读取每根接收天线回波数据确定电磁波的折射回波时刻,通过基本折射方程得到延迟时超定方程组,解此超定方程组可得电磁波在外层墙体内的传播时延,再运用相邻发射天线和相邻接收天线延迟时之差估计内层墙体中电磁波的传播时延,最后各个通道内传播时延依次相加后运用后向投影算法获得目标精确成像。对成像位置精度、图像熵,以及输入输出目标杂波比等性能的分析和比较证明了该算法的有效性。     

一种基于SIR结构的三通带带通滤波器

应用双指耦合结构和枝节加载谐振器（Stub-loaded Resonator,SLR）实现了一款基于阶梯阻抗谐振器（Stepped Impedance Resonator,SIR）的滤波器。该滤波器具有3个通带,带外抑制较好,工作频段提高。通过调整阻抗比可调节第二、三通带的谐振频率;SLR结构能够增加通带数量;SLR结构和双指耦合结构均能改善滤波器的S参数。HFSS软件仿真表明,3个通带的中心频率分别为3.5 GHz、6.6 GHz、9.2 GHz,对应的分数带宽分别为5.7%、3%、2%,S11分别为-18 dB、-22 dB、-24 dB,通带内的S21分别为-1.8 dB、-1 dB、-1 dB。电路的测量结果与仿真结果较为吻合。该滤波器在5G通信的低频段具有应用前景。     

Ka频段薄膜滤波器设计

介绍了一种简单有效的Ka频段薄膜微带滤波器设计方法。通过选 择恰当的滤波器模型,提取参数和初值,用ADS和Designer两种仿真软件结合进行设计,得 到了理想的滤波器响应曲线。通过三轮滤波器投版测试得到工艺补偿准确值,用于修正仿真 设计和滤波器实际曲线之间的偏差,最后达到了投片测试结果和仿真设计基本吻合的目的。     

TD-LTE多带宽数字下变频设计与FPGA实现

分时长期演进(TD-LTE)系统为了满足各种环境的需要,支持6种不同的带宽和基带速率。为了满足TD-LTE系统多带宽和多速率的要求,设计了一种兼容TD-LTE多带宽和多速率的多带宽数字下变频方案。方案中采用了时分复用技术、抽取滤波的合理搭配和高性能滤波器实现了资源优化和输出信号的高信噪比。此外,对数字混频器和抗混叠滤波器进行改进,设计出了基于坐标旋转数字计算法(CORDIC)的流水线型混频器和高速并行可配置滤波器。软件仿真和硬件测试证明了TD-LTE多带宽数字下变频的正确性,且具有灵活性、高性能和低资源消耗的特点以及较高的工程实用价值。     

低信噪比下互相关时延估计器的FPGA实现

在时延估计算法中,相关法是一种经典的算法。时域互相关法可用来进行整数倍和非整数倍采样周期的时延估计,即使是在极低的信噪比（SNR）条件下,利用较多的数据也能获得准确和稳定的估计结果。为提高时延估计分辨率,给出了一种采用sinc函数对信号进行非整数倍采样周期延时的相关估计算法,通过仿真比较了未插值、两倍插值法和sinc函数延时法的估计精度和计算量,证明sinc函数延时法性能最优。基于现场可编程逻辑门阵列（FPGA）实现的改进型互相关时延估计器能够实现在低信噪比下时延差的准确估计。     

数字化短波调制解调器设计

为了实现高速、可靠、易于实现的数字化短波通信,提出了一种基于通用计算机的调制解调器设计方案。为了实现高可靠性的数字短波信号传输,搭建了用户端到用户端的转换平台设计,其中,模拟短波电台提供系统收发天线,使用计算机声卡实现数字信号与音频之间的数模/模数互转,使用计算机处理器（CPU）调制解调。根据短波通信功率受限的特点,使用恒包络调制——高斯最小频移键控（GMSK）作为调制方式。为了实现快速准确的时间同步,设计了一种多训练序列分段插入的帧结构方案。计算机仿真和实测结果表明,该调制解调器在信噪比15 dB下可达到10-5的误比特率,实现可靠短波通信。     

应用于TTNT信号的树形信道化数字接收机

在确定频点参数的情况下,采用信道化接收机能够准确高效地实现对跳频信号的接收,其中树形结构接收机既保证信道间具有一定独立性,同时结构灵活。将该结构应用于战术目标瞄准网络技术（TTNT）数据链信号的接收,设计了TTNT信号非均匀分布的16个跳频频点的树形多级结构数字化接收机。分析了该结构的运算量大小,并通过仿真实验验证了该结构的可行性。仿真结果表明,树形多级级联结构相对于多相离散傅里叶变换（DFT）滤波器组结构运算量有所增加,但结构灵活,能够有效地分离出TTNT不同频点的信号,实用性更强。