一种用于自适应噪声抵消的变步长LMS算法

为了提高LMS自适应滤波算法的性能,在分析已有变步长算法的基础上进行了一些改 进。改进算法用误差信号的自相关来调节步长以实现对不相关噪声的更好抑制,且采 用先固定后变化的方法控制步长,兼顾了暂态和稳态性能。利用改进算法进行了自适应噪声 抵消的仿真实验,结果表明,基于改进变步长LMS算法的自适应噪声抵消器 能有效抵制噪声干扰,对含噪信号具有良好的消噪能力。     

DS扩频信号数字解扩的工程实现途径

本文扼要概述直接序列扩频信号的解扩方法，着重介绍数字解扩的基本原理及其在工程上实现的途径，通过对模拟处理器件和数字处理器件的比较，指出数字处理器件具有很大的潜力和广阔的应用前景。     

基于CPLD和DSP的雷达信号数字采集接口模块设计

介绍了一种采用CPLD复杂可编程逻辑器件M4A5-128／64和DSP数字信号处理器TMS320VC5402实现的雷达信号数字采集接口模块，对所用主要器件的功能和特性进行了简要说明；讨论了雷达触发信号、船首信号的电平变换电路及视频信号的A／D变换电路，并重点讨论了实现雷达信号数字采集接口设计中CPLD逻辑设计和DSP软件设计。     

基于FPGA的音频处理器的研究与实现

本文提出了基于FPGA的音频处理器的设计与实现,该方案有别于现有的基于MCU、DSP和其它专用ASIC芯片的方案,论证了基于FPGA的音频处理系统的结构及设计工作流程,对嵌入式音频处理系统专门进行了研究,并对本文的研究与实现工作通过实验和分析得到了验证。结果表明,基于FPGA实现的音频处理器较之利用传统音频处理器实现的数字音频处理器缩短了设计周期,降低了系统芯片的体积和功耗,完全可以实现音频信号的数字化处理,从而可以将FPGA在数字信号处理领域的优点充分发挥于音频信号处理领域。     

WCDMA中一种利用查表LMS算法的自适应阵

本文针对WCDMA中上行链路存在导频信道的特点,并结合变步长LMS算法的优点,提出了一种查表LMS波束形成算法。该算法利用导频信号作为空间波束形成的参考信号,把误差范围和相应的步长存储到列表中,在进行波束形成时所要采用的迭代步长直接在列表中查取。该算法的实现复杂度低,收敛速度快,运算量小。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

TD-SCDMA系统中智能天线的重复迭代自适应算法

提出一种用于TD-SCDMA系统的重复迭代自适应智能天线算法。通过在自适应算法中把阵列输入信号和作为参考信号的训练序列重复使用,可以在短训练序列情况下实现较好的收敛,提高通信系统的传输效率。对LMS算法中全训练序列重复迭代和滑动窗口重复迭代算法进行了仿真,结果表明,在有限训练序列时本算法比传统LMS算法更好地逼近最佳解。     

基于小波变换变步长LMS自适应信道均衡的新方法

结合变换域最小均方（LMS）和变步长LMS算法的优势,提出了一种基于小波变换 的变步长LMS自适应均衡方法。该方法中步长调整函数采用了改进的Sigmoid函数,该函数具 有简单且误差信号接近零时变化缓慢的特点。并且,在训练模式、判决引导模式以及混合模 式下,将提出方法和传统均衡方法进行了仿真比较。结果表明,所提出的方法比传统的线性 LM S算法、变步长LMS以及小波变换LMS收敛更快、性能更优。     

一种流水线级LMS滤波器的FPGA实现

分析了基于FPGA技术的流水线操作实现LMS算法的可行性,并完成了LMS滤波器的FPGA实现,通过QuartusII平台仿真分析得出在增加硬件成本的条件下流水线设计速度相比标准LMS算法设计速度提高已经超过3倍。     

改进的分布式扩散符号LMS算法

针对无线传感器网络(WSN)中数据运算量大及传输速率受限问题,提出了在分布式扩散LMS算法中先后采用符号函数和改进的符号函数量化策略,实现对误差和估计信号的量化,以减少多节点无线传感器网络的运算量和通信量。仿真结果表明,采用符号函数的量化策略时,误差相对较大;采用改进的符号函数量化策略,在设定适当的量化门限时,所提出的算法性能十分接近非量化的扩散LMS算法,且优于非协作算法。特别对于BPSK信号,相较于传统的扩散LMS算法,性能更为优良。     

智能天线数字波束形成的LMS-DRMTCMA算法

本文提出一种适用于TD-SCDMA智能天线系统数字波束形成的LMS(最小均方)解扩重扩多目标恒模阵列(LMS-DRMTCMA)算法。该算法通过将Z.Rong等提出的LS解扩重扩多目标恒模阵列(LS-DRMTCMA)参考信号形成方法应用到LMS算法,并将TD-SCDMA标准提供的训练序列用于加速算法的收敛,使运算量远低于LS-DRMTCMA算法,明显低于导频LMS解扩重扩多目标阵列(LMS-DRMTA)算法。LMS-DRMTCMA算法还适用于激活用户数远大于天线阵元数的移动通信系统。仿真实验表明,LMS-DRMTCMA算法比LS-DRMTCMA算法和导频LMS-DRMTA算法具有更低的误码率,适合在极低信噪比环境中工作。LMS-DRMTCMA算法具有运算量低、易于实时实现的特点。     

一种改进的数字同频直放站自适应反馈干扰抑制算法

基于数字地面电视广播(Digital Terrestrial Televisi on Broa dcasting,DTTB)同频直放站的回波干扰抑制,提出了一种变步长块LMS(Variable Step-siz e Block Normalized Least Mean Square,VSSBNLMS)自适应算法。此算法的目的是为了提 高传统回波干扰抑制的自适应算法的收敛速度和降低计算复杂度。其将输入信号分为长度相 等的块,在每一个数据块内,权值向量只更新一次,有效地降低了计算复杂度。〖JP2〗另 外,该算 法通过输出误差控制更新步长的变化,与传统的归一化LMS (NLMS)和块LMS (BLMS)算法相比 ,提高了收敛速度。仿真结果表明,该算法具有良好的收敛速度和回波干扰抑制性能。     

一种基于AD9856和ARM微处理器的中频数字调制方案

介绍了一种适用于数字通信系统的中频调制方案。该方案基于正交调制、DDS、数字内插技术和ARM微处理器技术，使用数字上变频器AD9856和ARM926EJ—S微处理器S3C24AOA设计通用硬件平台，可以生成多种中频调制信号，可用于移动通信和数字化电台等通信系统项目的研发和验证。     

基于基带信号包络的数字AGC设计与实现

在卫星扩频通信系统中,通常采用自动增益控制(Automatic Gain Control,AGC)技 术解决大动态的信号起伏和干扰,以实现扩频信号的快速捕获和跟踪。分析了扩频接收机基 带信号数字采样门限,通过用信号包络功率值作为AGC控制信号,实现了接收基带信号大 动态范围的信号处理,完成了数字AGC自适应控制。利用扩频信号进行完全捕获后的包络信 号作为AGC信号可以有效防止信号捕获过程中多普勒频移等引起的失锁和误捕,实现 扩频接收机RF（射频）信号大动态范围的信号控制。     

基于FPGA的数字交换系统的设计与实现

本文提出了一种基于FPGA的数字交换机的实现方案。方案中利用FPGA对PCM信号进行处理,在FPGA内实现了话路交换、控制接口、时钟信号与信号音产生等主要功能,大大简化了硬件电路,并且较之传统方案具有明显优越的可扩展性。     

基于迭代次数变步长的LMS算法在ECG信号提取中的应用

介绍一种基于迭代次数变步长的LMS算法,通过自适应噪声抵消系统,对心电信号中的工频干扰进行抑制。实验结果表明,基于迭代次数变步长的LMS算法滤波效果最好,信噪比提高了46.0149dB,同时收敛速度也是最快的,并且具有好的实时性,验证了该算法在抑制工频干扰方面的有效性和优越性,有重要的理论意义和实用价值。     

最大熵谱估计的自适应算法及其在雷达中的应用

本文首先介绍了最大熵谱估计的计算公式,它与离散Wiener—HoPf方程的关系以及求解Wiener—HoPf方程的一种选代算法(Levinson迭代算法)。为了确定最大熵谱估计计算公式中的各系数,存在着多种自适应算法。本文介绍了以下几种自适应算法:①LMS自适应最陡梯度算法;②卡尔曼自适应选代算法;③最大似然估计自适应迭代算法;④基于Burg算法的网络状(Lattice)滤波器系数的自适应算法。最后,用计算机模拟三种雷达信号处理器来确定在杂波下发现多卜勒信号的检测概率。这三种处理器为:①自适应滤波器+D.F.T.频谱分析技术;②三脉冲对消器+D.F.T.频谱分析技术;③直接用D.F.T.频谱分析技术。     

数字中频接收机的设计与实现

数字中频接收机(DIFR)是对中频信号直接采样，其信道化功能由数字正交下变频器和数字滤波器来实现。因此，DIFR适用于接收和处理多载波、多模式信号，可解决很多种信号之间的互通互连问题。本文基于DIFR对动态范围、带宽、自动增益控制和高速信号采集等技术需求，优化设计了一种大动态宽带DIFR，给出了该系统的实现方案、各部分的参数分配及系统设计指标；给出了一种新型的数字自动增益控制(DAGC)实现电路，并提出了其控制算法。     

一种通用数字中频正交扩频调制器的实现

提出了一种适应于宽带扩频通信系统的数字中频调制的实现方案,它基于正交调制、DDS、数字上变频和数字内插等技术,采用通用硬件平台,可以生成多种中频调制信号,可广泛用于数字化扩频通信电台、宽带CDMA、软件无线电、遥控遥测等通信系统中。     

一种基于CORDIC算法的高速高精度数字鉴相器

提出了一种基于CORDIC算法的高速、高精度数字鉴相器。该数字鉴相器根据正交解调原理测相,采用高速全流水线结构在FPGA上实现,利用CORDIC算法实现了数字下变频(DDC)和相角的计算。本方法不需要正交本振信号与参考信号严格同步,并且允许输入信号的频率与DDC的NCO频率存在一定频偏,便于工程实现。经时序仿真验证,系统工作时钟可达100 MHz,在30 dB的信噪比条件下,测相误差小于0.004 rad,样本标准差小于0.03 rad。