FPGA点阵显示屏的设计

基于可编程片上系统(SOPC)技术,设计了一款以FPGA处理器为核心的嵌入式控制系统。将MC8051软IP核及必要的外围IP模块集成在FPGA芯片中,对温度显示和屏幕花样滚动显示进行了重点设计。通过软件代码,极大简化了硬件电路设计,系统稳定性得到了很大提高。     

基于FPGA的智能电子密码锁的设计

在Quartus Ⅱ开发环境下,采用EDA技术中自顶向下的设计方法,选用FPGA可编程逻辑器件,设计了一种智能电子密码锁。利用超高速硬件描述语言对电路进行行为描述,采用EDA工具对电路进行综合、适配、仿真及下载,实现了密码输入、核对、修改、存储等功能,同时探讨了FPGA设计方案的过程及其优势。     

基于DSPBuilder的IIR数字低通滤波器的设计

数字滤波器在数字信号处理的各种应用中有着广泛的应用。数字滤波器既可以是有限长脉冲响应（FIR）滤波器也可以是无限长脉冲响应（IIR）滤波器。通过对两者特点的比较，采用DSPBuilder实现了八阶IIR语音低通数字滤波器，通过四个二阶节级联构成数字椭圆低通滤波器，滤波器在通带内波动小于0．5dB，阻带内衰减大于60dB，完成软硬件仿真与验证。结果表明。该方法简单易行，能满足设计要求。从而验证了采用DSPBuilder实现IIR滤波器设计硬件化的独特优势。     

基于VHDL利用PS/2键盘控制的密码锁设计

介绍了一种基于FPGA芯片的电子密码锁设计方法,阐述了系统各模块的功能,给出了关键的VHDL程序。系统利用了标准PS/2键盘作为输入设备,取代了普通的矩阵式键盘,展示了FPGA在嵌入式系统设计中的优越性。     

基于FPGA为核心的高速数据采集系统的设计

本文研究设计一种基于FPGA的高速数据采集系统,系统以高性能FPGA为主控芯片,采用LVDS技术接收来自ADC的高速采样信号,并利用具有DDR功能的SDRAM进行大容量存储。软件方面基干QuartusⅡ平台开发,采用自顶向下的流程进行FPGA的逻辑设计,实现了一种基于双FIFO的缓存机制和DMA方式的传输机制。     

基于FPGA的围棋提子算法的设计与实现

为了及时准确快速的完成围棋提子算法的实现,结合形态学腐蚀运算的基本理论,提出了一种基于FPGA的围棋提子算法。该方法能够准确地提掉围棋没气的棋子,为进一步的机器围棋博弈系统提供了方便。实验结果表明,该方法实用、简单、有效,且有软件无法比拟的速度优势。文中在介绍FPGA技术的同时,重点介绍了围棋提子算法的设计与实现过程。     

基于FPGA的动态分布式算法的研究与应用

基于有符号数分布式算法原理，提出了动态分布式算法。该算法不仅继承了分布式算法提高乘积和计算速度的优点，还为系数可编程FIR滤波器的实现提供了有效的解决方案。在Maxplus2环境下，对动态分布式算法进行了仿真和综合，仿真结果证明了该算法的有效性。     

基于FPGA的移相信号发生器的实现

利用直接数字合成技术设计了一种能够调频、调相、调幅的移相信号发生器。在MATLAB系统下建立硬件模型,然后设置参数就可以替代复杂的硬件描述语言编程。移相信号发生器经过Simu-link的波形仿真、SignalTapⅡ的验证及FPGA板上得到的结果都是正确的。使用直接数字合成技术设计移相信号发生器,频率分辨率高、切换速度快,可以输出宽带移相信号。     

CAN总线和1553B总线通信的FPGA设计与实现

为实现某飞行设备上CAN总线与1553B总线之间的数据通信,并降低产品制造成本,提出采用FPGA实现CAN总线与1553B总线之间的通信。系统以FPGA作为逻辑控制器,通过1553B底层协议模块接收总线控制器发送的数据,将接收到的数据进行数据格式转换处理后,通过CAN控制器模块实现数据的传输。CAN总线与1553B总线之间的通信是双向可逆的。为验证设计的正确性,针对数据的不同流向均进行测试,并对比发送端与接收端数据。经系统验证,发送端与接收端数据一致,实现了CAN总线与1553B总线之间的正确通信,具有良好的实用价值。     

基于FPGA的信号发生器设计

利用单片FPGA完成了正弦波、方波和三角波信号的发生及其性能调节功能。该系统主要由四个模块组成:电源模块、控制模块、LCD显示模块、D/A转换及功率放大模块。电源模块提供FPGA的5V工作电压和DAC芯片的±12V工作电压;用VHDL语言实现直接数字频率合成技术(DDS),实现波形选择等多种控制功能;利用FPGA内嵌32位NoisII软核设计了一种键盘控制LCD显示的处理器;D/A转换及功率放大模块主要采用高速宽带运放。整个系统稳定度高,控制方便,可扩展性强。     

一种基于DDS的2FSK调制器设计方案

为了提高频率的分辨率和快速实现频率切换，采用Ahem公司的DSP Builder开发软件和DDS技术，介绍了一种基于FPGA的2FSK调制器的软件设计过程。仿真结果表明：在频率切换处2FSK信号能满足设计要求，该方案简易可行。     

基于FPGA的模型机实验系统的设计

以计算机硬件类实践课程为改革对象,提出了基于FPGA芯片的模型机实验系统的设计方案。该方案摈弃了传统的实验手段和实验仪器,利用FPGA的可重构特性,结合EDA技术自顶向下的设计方法,在Quartus II的开发平台上,开发设计了一台具有精简指令系统的完整模型机。该实验系统的各功能模块均有较强的可读性和可扩展性,能为今后的实践教学提供更大的设计空间,进一步提高学生的动手实践能力和工程设计水平。     

基于System Generator For DSP的FIR滤波器设计

介绍了一种采用XILINX公司的SPARTON2系列的FPGA芯片完成FIR滤波器的设计流程,利用相应的EDA(电子设计自动化)工具软件设计并完成软硬件仿真.结果表明,电路工作可靠,能满足设计要求.     

SignalTap II在FPGA系统调试中的应用

SingalTap II逻辑分析仪是Altera公司Quartus II软件中内嵌的一种调试程序,通过把一段执行逻辑分析功能的代码和客户的设计组合在一起编译、布局布线,完成传统逻辑分析仪的功能,可以在调试过程中观察软硬件的交互作用.文章通过一个十进制计数器的设计实例,详细阐述用SignalTap II对FPGA调试的具体方法和调试步骤.实验结果证明,该调试方法操作方便,实时性较高,可加快系统的开发过程.     

基于FPGA的视频目标跟踪系统设计与实现

为了实时跟踪视频图像中的运动目标,设计了一套基于FPGA的视频目标跟踪系统。该系统选用PAL制式模拟摄像头作为图像数据源,Altera公司Cyclone II系列的EP2C70F896C6N芯片作为核心处理器。在Quartus II 9.0软件开发平台上,根据系统模块划分,编写Verilog HDL程序,在搭建的目标跟踪系统上实现视频图像的采集、缓存、运动目标的实时检测跟踪及显示功能。实验结果表明,设计的目标跟踪系统可对监控场景中的单目标进行实时检测和跟踪,并具有良好的性能。     

SignalTap Ⅱ在FPGA系统调试中的应用

SingalTap Ⅱ逻辑分析仪是Ahera公司Quartus Ⅱ软件中内嵌的一种调试程序，通过把一段执行逻辑分析功能的代码和客户的设计组合在一起编译、布局布线，完成传统逻辑分析仪的功能，可以在调试过程中观察软硬件的交互作用。文章通过一个十进制计数器的设计实例，详细阐述用SignalTap Ⅱ对FPGA调试的具体方法和调试步骤。实验结果证明，该调试方法操作方便，实时性较高，可加快系统的开发过程。