基于AS5643总线的机载时间同步

为了使机载电子系统中的各个分系统协同完成既定任务，通常需要一个统一的时间标准。针对采用专用硬件的时间同步方法会造成系统开销较大的问题，提出了一种基于AS5643总线的时间同步方案，利用同步帧分发时间信息，并采用软件方法完成时间偏移测量及补偿，可达到优于50 ns的同步精度。详细介绍了基于AS5643总线的时间同步方法、同步原理及具体实施方案，最后通过实物验证表明该方法正确可行。该方法开销低、精度高，可应用于综合化航空电子系统中。     

基于SIP和Windows的软电话设讣与实现

首先介绍了SIP协议,包括其功能、系统基本组成、消息格式,然后设计了软件的三大模块:用户界面模块、SIP UA模块、语音通信模块,并使用编程工具V isual C 6.0、SIP协议栈OSIP、EXOSIP及RTP协议栈W inRTP实现了该软电话。测试结果表明,该SIP软电话在局域网环境下具有良好的通话质量。     

基于GPRS数据传输智能终端的实现

介绍了利用单片机控制GPRS调制解调器模块实现GSM网络GPRS业务数据接入的智能终端系统,详细介绍了系统的硬件电路实现、单片机与GPRS模块的接口方式,以及嵌入式TCP/IP协议在本系统中的应用和实现。     

Modbus设备嵌入式网页控制方法的研究与实现

为了具备与Internet的互联能力，遇到的首先就是协议转换的问题，本课题介绍如何将MODBUS协议转换为WEB服务器的HTTP协议，设计一个网关以及基于Cortex-M3微处理器结合RS232构建了Modbus协议转换模块。模块可通过RS232通讯方式与各种支持Modbus协议的设备进行通讯，可以将Modbus设备连入Internet，通过该模块的协议转换功能，能够通过Internet对Modbus设备实施网络化远程控制。     

基于RapidIO协议的光纤通信系统设计与实现

为了满足嵌入式系统对高速数据传输的需求,提出了一种基于RapidIO协议的光纤通信系统 解决方案。利用光模块实现光、电信号的转换,高速收发器实现物理层协议,现场可编程门 阵列芯片实现逻辑层协议。测试结果表明,所提方案成本低,性能可靠,数据吞吐率达到 1.25Gb/s。该方案已成功应用于电子不停车收费系统中。     

微处理器无线接入Internet

针对实现远程仪器仪表的运行数据无线传输到监控主站这一要求,提出一种微处理器无线上网的方案。该设计方案在实时操作系统uC／OS—II的控制下,首先通过AT指令控制GPRS模块进入PPP层,然后实现了PPP协议和简化的TCP／IP协议,并且在微处理器上实现了网络通信所需的socket函数,进而实现了微处理器通过GPRS网络无线接入Internet。上位机用Vc＋＋实现了监控软件,负责与下位机进行网络连接和数据传输。该系统已经过实际测试,可靠性高,能满足远程仪器仪表无线数据传输的需求。     

新书

本书介绍实现远程连接的基本技术。内容包括:异步终端服务、高级终端服务、点对点协议、IP拨号访问、按需拨号路由,综合业务数字网、IP路由协议、AS5200高端访问服务器、WAN服务、WAN连接备份、高级安全与TACACS+和RADIUS、协议转换、网络地址     

融合通信中双模话机软件功能模块的设计

随着通信技术的发展,人们对话机通话的功能需求越来越高,而基于嵌入式实现的PSTN/VoIP双模话机能够灵活的处理话机的基本功能和增值功能.本文在介绍该双模话机实现架构的同时,着重讨论了在架构中处于核心地位的软件功能控制模块的组成和实现.并结合实例,分析了模块的实现过程机理和软件层的函数接口.     

基于SIP的呼叫控制模块设计

介绍了呼叫控制模块的设计.该模块采用会话初始协议(SIP),主要用于无线局域网多媒体通信,支持局域网子网间无缝切换.通过编程对整个设计流程进行了验证,并利用IP呼叫生成器模拟电话终端进行测试,充分证明所设计的呼叫控制模块具有较高的性能参数.     

小型化高可靠宽带功放技术的研究

随着通信技术的发展,机载设备的通信频带越来越宽,而体积却越来越小,同时要求有较高的可靠性。功放作为其中体积最大、耗电最多、发热最厉害的模块,实现小型化和高可靠对整个机载设备至关重要。本文从宽带技术、高可靠技术和宽带电路稳定性设计三方面论述了在宽频带要求下如何实现功放的小型化和高可靠。     

基于FPGA的BLVDS总线设计

针对现有的航空总线系统结构复杂、传输速率低、电磁兼容性差 等问题,提出了一种基于FPGA的总线型低压差分信号（BLVDS）总线解决方案。介绍了BLVDS 的总线结构,对BLVDS的通信方式和基于FPGA使用硬件描述语言实现BLVDS总线通信的方法进 行了深入研究。同时,分析了信号传输质量,在工程中验证了其高速率和高可靠的总线传输 特性,为新一代航空高速总线系统提供了参考。     

基于FPGA的OBS边缘节点总线控制硬件设计

给出了一种OBS边缘节点总线控制的硬件设计方案。该方案采用循环四次握手的方式完成主模块与其它从模块的通信,用轮询的方式把几个可能引起时序上冲突的信号,按顺序分配到不同的时钟周期上。整个方案以FPGA芯片EP2C20F484C8为基础实现,在Quartus Ⅱ软件上编译通过。仿真结果显示:该方案不仅能够解决时序冲突的问题,而且最高工作频率达到340 MHz,在整个控制模块中占用的逻辑单元(LE)数目仅为0.9%。     

基于循环谱的外辐射源无人机微动特征检测

综合化航空电子系统对总线网络的传输速率和确定性提出了较高要求。针对普通光纤通道总线存在确定性差的问题,提出了一种时间触发光纤通道总线的设计与实现方案,采用主从方式实现网络时间同步,以及多缓存时间触发传输结构。详细阐述了节点的现场可编程门阵列逻辑设计实现方案,并在样机平台上进行了实物测试与验证。所提出的基于光纤通道的时间触发传输方案仅需对节点协议进行适应性修改,可应用于综合化的航空电子系统。     

LTE/GSM多模基站收发信台数字中频模块故障诊断的新方法

针对LTE/GSM多模基站收发信台（BTS）开发中FPGA数字中频模块故障诊断的需求,开发 了一种基于以太网数据通信接口,利用Matlab软件直接存取FPGA内部寄存器值,并且可以连 续采集数字中频模块内部关键节点大块数据的软硬件协 处理方法,从而快速定位数字中频信号链路的调测问题并帮助排除故障。这种诊断方法无缝 集成在FPGA设计中,可以在BTS测试开发的各个阶段采用,不需要额外设备及接口。在LTE/G SM MSR（Multi-Standard Radio）项目中利用该诊断技术完成了数字中频模块上下行信号 处理链路频谱异常等故障的诊断与定位。     

基于FPGA的八通道高速ADC的时序设计

针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求,实现并行数据的正确输出。最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。     

一种四进制CPM调制器的设计与FPGA实现

设计并实现了一种基于FPGA的四进制连续相位调制器（PCM）。该调制器的基带调制模块通过查表法实现，复杂度较低。仿真结果验证了设计的正确性。     

基于FPGA的高速电路设计与仿真

现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。     

基于FPGA的多通道HB6096航空总线接口设计

使用VHDL硬件语言,在FPGA内部每个总线通道设计一个状态机, 各通道对应配置独立缓存,实现多通道HB6096航空总线数据收发。对制成品进行测试,结果 表明设计合理可靠,模块工作稳定。该设计方法立足于国产化思路,提高了硬件集成度及数 据处理效率,降低了成本,对国内同类航空总线接口国产化设计具有参考作用。     

基于FPGA的高可靠性SDRAM控制器设计与实现

为了实现空间电磁环境中数据缓存,提出了一种采用FPGA设计具有高可靠性的SDRA M控制器方案。该控制器采用自顶向下的模块化设计,包括顶层控制和底层驱动两层状态机 ,并且通过上电自校验和关键控制模块三模冗余提高其可靠性。在此基础上,完成了控制器 的FPGA硬件实现和测试。测试结果表明,该设计方案具有很高可靠性和可移植性,对应用于 空间电磁环境中的数据缓存系统的工程实现具有指导意义。