利用 FPGA 实现三相正弦直接数字频率合成器

利用 FPGA 芯片及 D/A 转换器,采用直接数字频率合成(DDS)技术,设计并实现了相 位、频率可控的三相正弦信号发生器。正弦调制波的产生采用查表法,仅将1／4周期的正 弦波数据存入 ROM 中,减少了系统的硬件开销。仿真和电路测试表明,输出波形完全达到 了技术要求,证明了设计的正确性和可行性。     

直接数字频率合成技术实现调频

本文阐述了ＤＤＳ的基本原理，语音信号的采样，如何用ＤＤＳ实现调频，并提供了试验结果。     

用AD9852与FPGA结合实现中频线性调相

本文介绍了直接数字频率合成（DDS）芯片AD9852与可编程门阵列（FPGA）相结合采用数字方法实现中频线性相位调制（PM）及试验结果。     

S波段DDS/PLL频率合成技术研究

DDS是一种数字波形合成技术，具有频率转换速度快、频率分辨率高、相位噪声低等优良性能，因此利用DDS作为可变参考源是比较理想的。本文采用DDS作为参考源驱动PLL频率合成器，实现了一个用于S波段遥测接收机的DDS/PLL频率合成器，同时对DDS/PLL频率合成器的输出特性进行了理论分析，并给出了实验结果。     

垂直偏移量任意可调的信号发生器的FPGA实现

基于FPGA和直接数字频率合成（DDS）技术,提出一种以软件方法实现波形信号垂直 偏移量任意可调的信号发生器的设计方案,通过引入除法器、加法器、数据取反 器实现对波形信号的幅度调节和垂直偏移量调节。采用FPGA芯片EP1C12Q240C8实验 验证了该波形信号发生器不需要外加硬件电路就可以实现对输出波形垂直偏移量的任意调节 ,且能灵活改变输出波形信号的幅度、相位和频率。     

一种基于AD9857的任意波形合成器

介绍了一种基于直接数字频率合成（DDS）技术、采用数字正交上变频器AD9857实现的任意波形合成器，该波形合成器可以在6～60MHz范围内合成任意波形。仿真和实验结果证明了该合成器的可行性和实用性。     

一种C频段频率合成器的设计与实现

介绍一种C频段频率合成器的设计与实现。通过采用多锁相环路合成方式，实现了小步进、低杂散、低相噪频率输出，并且分析了与其它频率合成器设计方法的不同，指出各自的优缺点。给出了实现的技术指标。     

数字应答机相参转发的实现

针对数字应答机中相参转发的技术问题,提出了改变直接数字频率合成(DDS)频率控制字或相位累加器溢出值实现相参转发的方法,并对转发性能、资源需求进行了分析比较,结果表明,在同等条件下改变相位累加器溢出值的方法性能稍优,但消耗的逻辑资源显著减少。该方法将DDS溢出值设置为与转发比相关的常数,避免了利用乘法器进行实时运算的过程,能有效实现高精度转发,且消耗资源少,转发比可任意设置。该方法已成功在多个工程中应用,满足测量系统精度的要求。     

一种S频段高性能频率合成器的设计与实现

设计了一种高性能频率合成器,采用直接数字合成（DDS）与直接模拟合成相结合的方式, 实现了S频段1 Hz细步进 输出,频率捷变时间小于800 ns,并达到杂散抑制优于-65 dBc、相位噪声优于- 115 dBc/Hz偏离载频1 kHz处的高性能指标。     

基于DSP和FPGA的嵌入式数字直接序列扩频系统的研制

介绍了一种基于Xilinx公司的FGA(Spartan2 XC2S200)和TI公司的DSP TMS320VC5410设计的直接序列扩频收发机，其下变频后的部分，如PN码的捕获、跟踪、基带解调(去掉剩余频差)等全部采用FPGA数字实现。对PN码的捕获，采取了一种门限自适应控制的双积分滑动相关捕获方法，既大大节省了FPGA的硬件设计资源，又能使PN码的平均捕获时间足够小。经实验测试，该系统各参数完全达到设计要求。     

一种雷达频率源的简易设计方法

针对传统多功能雷达频率源方案复杂、体积大、成本高的缺点,提出了一种雷达频率源的简易设计方法。该方法基于高频主振分频的频率合成方案,并通过信号频率的组合设计进一步简化了电路形式,成功实现了某型雷达所需的线性调频激励源、捷变频本振源、多普勒模拟源、采样时钟等多路信号的输出,X频段信号相位噪声达-106 dBc/Hz@1 kHz和-114 dBc/Hz@10 kHz,跳频时间小于2 ??s,性能指标与采用直接频率合成实现的雷达频率源相当。     

基于数字变频处理的GPS/BDS双模捕获

全球定位系统（Global Positioning System,GPS）与“北斗”定位导航系统（Beidou Navigation Satellite System,BDS）的双模导航能够提高定位稳定性与精确性,但通常在前端硬件设计中需要建立双通道对GPS和BDS射频信号分别进行处理,极大地增加了硬件设计复杂度以及功率的消耗。针对双通道硬件设计的复杂性问题,提出了在Matlab环境下对GPS/BDS双频信号进行数字变频处理的方法。该方法将硬件中的变频功能在软件中实现,从而降低了硬件设计的复杂度且保证了算法与不同全球卫星导航系统(Global Navigation Satellite System,GNSS)以及前端硬件的兼容性。实验结果表明,在不同的单通道硬件设计下,利用该方法能够成功在软件中消除与L1或B1的频偏得到捕获信号,并捕获到GPS/BDS可见卫星信息。     

一种新型虚拟任意波形发生器的设计

企业并购会对包括债权人在内的利害关系人的利益发生重大影响。相对于企业股东、职工来说,债权人,特别是无担保债权人利益保护在企业合并中的利益保护机制不畅,所以应要求企业履行通知义务,以防止企业合并中的信息不对称和损害债权人利益的行为。本文从民商法角度讨论该通知义务的履行主体、通知方式和未通知的法律后果等问题。     

一种高频谱纯度的C频段宽带频率合成器设计

为了提高频综的频谱纯度,提出了一种新型多级子谐波混频锁相环的设计方法,研制了一款超低相噪频综。介绍了该频综的设计方案,分析了关键技术,仿真和论证了相位噪声和杂散抑制等主要指标,最后对该频综进行了研制和实际测试。测试结果如下：工作频率为4 500~7 600 MHz,频率步进小于1 kHz,相位噪声优于-123 dBc/Hz@25 kHz,频率切换速度小于75 μs,杂散抑制大于70 dB,均满足设计要求,设计方案比较合理可行。采用该方法设计的频综具有小步进、低相噪、换频速度快、低杂散等特点,可用于高性能电子战接收机中,具有广阔的应用前景。     

用于步进频连续波雷达旁瓣抑制的自适应CLEAN技术

为了解决步进频连续波雷达中的强目标距离旁瓣掩盖弱小目标问题,对步进频自适应脉压算法(SFCW-RMSMIL)进行修正,并联合修正SFCW-RMSMIL算法和CLEAN技术,提出了一种新的自适应CLEAN算法（A-CLEAN）。该算法解决了弱小目标能量严重压制问题,同时还能精确估计各目标的幅度和位置,提高了雷达对弱小目标的检测能力。最后利用仿真数据、实测数据以及蒙特卡洛实验验证了新提出的A-CLEAN算法的有效性和实用性。     

基于数字射频存储的假目标高度控制干扰技术

针对基于数字射频存储（DRFM）的雷达高度欺骗干扰方法存在假目标逼真度低、易被识别和易被滤除的问题,为提高假目标干扰效果,根据雷达顺序波瓣法测仰角和DRFM干扰机的工作原理,提出功率等比转发与比例延时相结合的假目标高度控制算法,阐述了无人机载DRFM干扰机实施干扰的工作流程。经仿真计算,对比了高度控制算法、非均匀重复转发和功率颠倒转发所产生的假目标在航迹、高度和速率方面的差异,证明了高度控制算法产生的假目标运动状态更接近于真实目标,从而验证了该方法的有效性。     

多相滤波数字信道化的FPGA实现

以多相滤波为基础,结合均匀滤波器组,采用50％ 重叠的子信道划分,提出了一种数字信道化实现方法,解决了高速实时处理与FPGA处理速度 之间的矛盾,克服了信道化接收机的接收盲区。基于FPGA,提出了短波宽带数字信道化的设 计思路和实现方法。仿真结果表明,该设计有较强的实用性和通用性。     

SATA高速存储的FPGA实现

针对机载高速数据存储需求,介绍了机载高速存储的主流技术,分析了各种存储方式的优缺 点,基于FPGA中的高速串行收发器GTX,实现了SATA的IP核存储方式,采用固态硬盘(SSD), 实现了单盘150 Mbyte/s的存储速度,提高了机载高速存储的抗振能力,增加了存储数据的 灵活性,解决了机载及星载的海量数据存储问题。     

基于ITS软件的短波频率管理系统设计

美国ITS(Institute for Telecommunication Sciences)组织开发的短波中长期频率预测软 件在全球范围内应用非常广泛。通过学 习该预测软件的工作原理和模式,结合大区域网络化应急短波通信的频率管理需求,设计开 发了具有MUF（Maximum Usable Frequency）频率预测、ALE(Automatic Link Establishmen t)扫描频率预测、频率覆盖预测、台站选址预测、工作频率性能预 测等5种功能的短波频率管理系统,该系统可结合各种探测数据进行频率规划和动态调整。 实际应用表明,该系统可极大改善和提高短波通信链路的选频质量。