一种基于贪婪算法的CORDIC改进算法

针对传统串行坐标旋转数字计算方法（CORDIC）耗时且占用较多资源的缺点,提出了一种旋转模式下CORDIC算法的新型改进算法,该改进算法可用来代替直接数字频率合成器(DDS)查找表进行正余弦的计算。通过采用贪婪算法实现对CORDIC旋转方向与旋转角度的优化,从而可以达到串行转并行和减少迭代次数、节约资源的目的。该算法可以应用于三角函数的复杂函数的硬件实现中。仿真结果表明,在迭代次数相同的情况下,改进算法较传统算法可以获得更高的精度。最后,在Xilinx FPGA的Spartan-3E芯片上实现了改进的CORDIC结构。与传统CORDIC算法相比,在运算精度为10-5时,可以节省Slices、LUTs(Look Up Tables)资源分别为28%和25%。     

一种基于二次项逼近的DDS算法及其实现

阐述了直接数字合成器（DDS）的基本原理,分析了现有DDS算法的优缺点,设计出基于二次 项逼近的DDS算法,并给出该算法的电路实现。最后通过该算法的仿真分析表明,该算法实现 的DDS其无杂散动态范围(SFDR)高达-105 dBc,且占用较少的资源,满足雷达、信号源等系 统对高性能、低功耗的设计要求。     

CORDIC算法的一种补码实现结构设计

根据CORDIC算法原理,分析了该算法角度旋转范围缺陷,提出360°覆盖的角度旋转 算法结构;推导出利用补码实现CORDIC算法的迭代运算单元结构,并根据该补码运算原理设 计了CORDIC补码迭代运算单元和方向向量发生器的实现结构。     

基于改进CORDIC算法的QDDS的FPGA实现及精度分析

分析了DDS原理、CORDIC原理及其一种改进方法,设计了基于改进CORDIC算法的流水线QDDS系统,在Altera公司的ACEX1K-EP1K50TC144-1芯片上予以实现,通过对数据的频谱分析验证了系统工作性能.系统输入频率控制字32位,输出幅度位数16位,最高工作频率83.33 MHz,频率转换时间440 ns,频率分辨率0.0196 Hz,杂散指标-114 dB.     

USB信号相位解调器的改进设计

针对研制USB相位解调系统中出现的除0问题和ROM容量限制问题,通过研究坐标旋 转数字计算（Coordinate Rotation Digital Computer,CORDIC）方法,实现了基于CORDIC 算法的反正切模块,并利用此模块设计了一种针对统一S频段（Unified S Band , USB）系统的相位解调器。仿真实验结果证明,这种相位解调器能够较好地解决上述问题 。另外,设计了一种通用型带通滤波器,用于USB基带信号中副载波和各测距音分量的分离滤波 。     

GMSK调制器电路设计与FPGA实现

分析了GMSK调制原理,设计了GMSK调制器的一种全数字实现电路。该电路采用查表 法实现高斯滤波功能,采用CORDIC算法完成正交调制信号输出,具有电路规模小、精度可调 、应用灵活等特点。该电路通过了FPGA验证并成功应用于TETRA集群通信系统。     

一种基于AD9857的任意波形合成器

介绍了一种基于直接数字频率合成（DDS）技术、采用数字正交上变频器AD9857实现的任意波形合成器，该波形合成器可以在6～60MHz范围内合成任意波形。仿真和实验结果证明了该合成器的可行性和实用性。     

垂直偏移量任意可调的信号发生器的FPGA实现

基于FPGA和直接数字频率合成（DDS）技术,提出一种以软件方法实现波形信号垂直 偏移量任意可调的信号发生器的设计方案,通过引入除法器、加法器、数据取反 器实现对波形信号的幅度调节和垂直偏移量调节。采用FPGA芯片EP1C12Q240C8实验 验证了该波形信号发生器不需要外加硬件电路就可以实现对输出波形垂直偏移量的任意调节 ,且能灵活改变输出波形信号的幅度、相位和频率。     

基于梳状导频分布的OFDM信道估计改进算法

提出了基于梳状导频分布的OFDM信道估计的改进算法,分别在基于频域（DFT）和时 域（IDFT）的迫零内插算法的基础上运用了数据翻转的思想。该算法可以大大地减少DFT/ID FT变换时所产生的边缘效应,并且通过优化边缘位置的估计性能来提升整个OFDM信道估计的 精确度。仿真结果表明,该算法相比经典算法在性能上有较大提升。     

数字接收机中频电路的研究

直接数字式频率合成（DDS）技术是一种全数字频率合成技术，其特殊的原理和结构使它具有多种调制能力。本文介绍了DDS在卫星通信数字接收机中频电路中的应用，并给出了其实际的设计方案。     

一种基于CORDIC算法的高速高精度数字鉴相器

提出了一种基于CORDIC算法的高速、高精度数字鉴相器。该数字鉴相器根据正交解调原理测相,采用高速全流水线结构在FPGA上实现,利用CORDIC算法实现了数字下变频(DDC)和相角的计算。本方法不需要正交本振信号与参考信号严格同步,并且允许输入信号的频率与DDC的NCO频率存在一定频偏,便于工程实现。经时序仿真验证,系统工作时钟可达100 MHz,在30 dB的信噪比条件下,测相误差小于0.004 rad,样本标准差小于0.03 rad。     

扩频通信系统中一种实现数字下变频器的算法

介绍了在扩频通信系统中一种产生数字下变频器(DDC)正交本振信号的方法--CORDIC算法,它在产生正弦值和余弦值时不需要太多的ROM资源,只需要简单的移位和加法等迭代操作,很容易在VLSI芯片上实现;文中也给出了用该算法实现DDC的VLSI结构.     

基于图论的认知无线网络频谱动态分配

在认知无线电网络中，图论与量子遗传算法相结合的频谱分配策略能够提高频谱利用率，但存在早熟和收敛精度不够等缺点。为了解决该问题而实现算法的优化，对图着色理论的频谱分配模型进行数学建模，并针对该模型提出了改进的量子遗传算法。首先，通过使用小生境技术初始化种群，使种群分布更加广泛、算法的收敛度更高；其次，根据进化代数对量子旋转角进行实时动态调整，对染色体进行阈值变异，防止个体陷入早熟，跳出局部解；然后，对干扰约束条件进行重新设计，有效地避免盲目性，提高了网络的公平性和网络效益。仿真结果表明，所提算法有效地提高了频谱利用率，极大地增强了网络系统的性能。     

一种基于SIR结构的三通带带通滤波器

应用双指耦合结构和枝节加载谐振器（Stub-loaded Resonator，SLR）实现了一款基于阶梯阻抗谐振器（Stepped Impedance Resonator，SIR）的滤波器。该滤波器具有3个通带，带外抑制较好，工作频段提高。通过调整阻抗比可调节第二、三通带的谐振频率；SLR结构能够增加通带数量；SLR结构和双指耦合结构均能改善滤波器的S参数。HFSS软件仿真表明，3个通带的中心频率分别为3.5 GHz、6.6 GHz、9.2 GHz，对应的分数带宽分别为5.7%、3%、2%，S11分别为-18 dB、-22 dB、-24 dB，通带内的S21分别为-1.8 dB、-1 dB、-1 dB。电路的测量结果与仿真结果较为吻合。该滤波器在5G通信的低频段具有应用前景。     

可实时更新任意函数和图形波形的发生器IP核设计

基于直接数字频率合成（DDS）原理、可编程片上系统（SoPC）技术和Avalon总线规范，结合软件编程技术，设计了一个通过PC软件可实时产生任意函数表达式波形和人工图形绘制波形的任意波形信号发生器。该信号发生器包括具有独特调制方法及多功能DDS IP核设计、用于通信控制接口的Nios II软件设计和函数波形产生与图形波形编辑的PC软件与界面设计。给出了4种设计波形与实际输出波形的测试验证结果。在该信号发生器运行时，通过PC端上位机软件可十分方便且实时地更新波形，并通过函数方式与图形方式相结合，真正实现任意波形信号的产生。