高度综合总线技术硬件平台设计

为了满足高度综合化机架间和机架内LRM之间大容量数据通信和高速与低速总线之间 数据交互通信需求,集成高速总线FC、RapidIO、PCI和低速总线CAN、RS485、LVDS电平同步 串行总线以及M-LVDS电平同步串行总线,设计了高度综合的总线技术硬件平台,满足了机 架间640 Mbit/s有效数据带宽需求、机架内LRM之间1 024 Mbit/s有效数据带宽需 求以及机架内部低速总线与高速总线交互需求,其综合化和通用化的设计理念以及总线传输 技术的高带宽、低延迟的高性能特性,对各个电子通信系统领域具有重要的借鉴意义。     

综合化信号与信息处理平台设计与实现

为解决大规模分布式异构实时处理平台在航空电子模块化综合条件下的体系结构问题,在分析联合标准化航电系统架构特点的基础上,提出一种基于串行RapidIO硬总线和虚通道软总线互连的开放式系统架构,并完成一套基于该架构的综合化信号与信息处理机,实现了真正意义上的芯片级互连、低延时、多节点、可扩展、可重构的航空电子综合化应用平台。     

RapidIO背板信号完整性测试方法

RapidIO背板的信号完整性优劣直接影响了RapidIO总线性能。结合行业规范,分解 出RapidIO背板信号完整性的相关指标要求,并推导出一套完整的背板测试方法,结合一个 典型的背板系统,对测试方法进行了详细的分析说明。该套测试方法切实可行,可直接应用 于类似的RapidIO背板测试。     

基于软件无线电的嵌入式系统总线研究及应用

介绍了软件无线电传统的嵌入式系统并行总线传输方式,分析了高速串行总线相对于 并行总线的优势,比较了当前常用的几种高速串行总线的优劣,指出了RapidIO总线是当前 软件无线电嵌入式系统一种良好选择。同时,通过某项目应用,实现了RapidIO总线高速组 网以及系统开放、可扩展、可重构等性能。     

基于RapidIO的TIPC通信软件设计

将透明处理器间通信协议（TIPC）与基于高性能包交换的RapidIO总线相结合,并对RapidIO 的应用层协议进行扩展和定义,可以实现全新的基于RapidIO网络的TIPC通信软件。该软件 采用层次化和可扩展的协议来定义开放处理器间的通信协议,为各种应用提供面向消息的、 与位置无关的通信服务和标准的API函数接口,为解决多处理器、多模块和多系统互连问题 提供了方案。基于RapidIO网络的TIPC通信软件在测试中取得了良好的测试结果。     

一种基于StarFabric总线的通用信号处理平台设计

基于共享总线(CPCI或VME)的信号处理模块由于共享总线带宽逐渐成为提升信号处理系统性能的瓶颈,开关互连技术是新一代信号处理系统互连的趋势。给出了一种基于StarFabric总线的多DSP构成的通用信号处理平台设计,突破了这种设计瓶颈,能满足多种信号处理功能的需要。     

卫星地面站高速数据传输终端平台设计

提出了一种具有开放式架构的新型高速数据传输终端平台,它以RapidIO作为各处理板卡的监控指令接口,以两个8×PCIe作为各处理板卡的数据接口。设计了有源交换网络背板实现系统互联;设计了通用处理板卡通过软件重构以实现数据上行调制或数据下行接收功能;下行接收的数据通过块数据传输,传输速率最高达40 Gb/s;通过独立磁盘冗余阵列扩展固态盘阵列实现数据高速记录,数据记录速率不低于500 MB/s;通过万兆以太网接口实现数据高速实时转发,数据转发速率不低于4 Gb/s;上行调制数据实时注入实时调制,数据速率不低于2 Gb/s。该平台硬件可扩展,软件可升级,控制和数据总线解耦合,可通过软件重构实现功能配置和在线更新,具有良好的扩展性和通用性,已在地面终端站高速数据传输系统中得到工程应用。     

AGP档案

为什么要推出AGP规范我们知道电脑在处理3D图形时需要与CPU和系统内存进行大量的数据交换,PCI是一条总线,它可以连接许多不同种类的终端,例如显卡,也可以是网卡或者SCSI卡,还有声卡等等。这些不同的终端都必须共享这一条PCI总线和它的带宽,而PCI总线的极限速率只有133MBps,如此多的外设争用这133MBps,显然PCI总线数据传输率不高,同时显卡显存容量不足都是电脑处理3D图形能力弱的瓶颈问题。为了使系统和图形加速卡之间的数据传输获得比PCI总线更高的带宽,Intel公司推出了AGP规范。什么是AGP AGP是Accelerated Graphics Port(加速图形接口)的缩写, 也是Advanced Graphics Port(高级图形端口)的缩写,其实二者是一个意思。AGP规范是在PCI V2.1的标准上建立起来的,它是用于电脑图形显示的一种专用接口,仅适用于安装各种AGP规范的3D显示卡。     

SAR目标模拟器硬件平台设计与实现

针对当前国内大多数雷达目标模拟器不能模拟大时带宽积合成孔径雷达（SAR）目标回波问 题,提出了一种SAR目标模拟器硬件平台架构,采用FPGA控制DDRII存储器来存储和输出数字 回波,通过数模转换后可以输出带宽150 MHz以上模拟回波信号。由于主机与目标模拟板通 信采用CPCI总线,其数据吞吐率比采用USB接口的注入式SAR目标模拟器高。该平台可以3个 通道同时输出不同信号,因此可模拟聚束、条带和扫描SAR等工作模式回波。测试结果表明 该平台满足系统指标设计要求。     

高速网卡与主机通信技术研究

本文分析了高速网卡与主机的通信方式——基于描述符的DMA通信机制,研究了提高网卡与主机通信性能的技术——提高总线带宽和减少中断开销。     

RapidIO高速串行总线的信号完整性测试

介绍了高速串行总线信号完整性测试的关键概念,主要包括抖动及分离、眼图、误码评估和码间干扰、测试误差控制等,结合实际RapidIO串行系统应用给出了测试结果,并采用抖动谱等方法对相关指标进行了详细分析。     

RapidIO高速串行总线的信号完整性仿真

采用最先进的3D电磁场仿真软件对RapidIO高速串行总线进行了板级信号完整性仿真,在前仿真中对关心的设计参数进行了有效评估,形成了可信赖的指导数据;后仿真对实际设计数据进行了验证,修正了不理想的设计参数。仿真手段彻底改变了依靠经验和反复试验的设计方法,成为高速串行传输技术中不可或缺的设计手段。     

一种基于无人机平台的双频段小型化接收机设计

针对应用于无人机平台的多频段多模式小型化接收机需求,给出了一种X/L双频段多带宽小型化接收机设计方案,采用多芯片微组装工艺实现。该设计解决了接收机在不同频段下窄带信号和宽带信号的波形激励和接收通道硬件共用问题,重点突破了宽带波形产生和宽带直接解调接收等关键技术,相比较传统的无人机载雷达接收机来说,具有多模式工作、大信号带宽处理能力和高集成度的特点,能够满足宽带成像和窄带探测的需求。     

基于1553B总线对非兼容接口通信设备控制的实现

在基于对1553B总线研究的基础上,根据系统任务要求,分析了预警机任务通信分系统的通信管理计算机与终端设备之间的控制关系以及总线的信息格式,建立了预警机任务通信分系统的控制平台,实现了1553B总线对非1553B总线接口通信设备的控制与系统的网络管理.