基于FPGA的汉字显示系统设计

文章介绍了FPGA构建的汉字显示系统在16×16点阵显示器上显示汉字的基本原理和系统设计方法;阐述了基于FPGA的汉字显示系统设计的原理,并结合实例分析如何用较为简单的方法设计循环汉字显示;最后给出了Block Diagram/Schematic File和部分VHDL源文件。     

基于FPGA的DDS波形发生器

DDS广泛应用于电信与电子仪器领域,是实现设备全数字化的关键技术。文章应用Quartus II软件完成正弦波信号、三角波型号、调制信号的波形仿真,并以Altera的FPGA核心板EP2C35,完成DDS波形发生器的硬件设计与实现。     

基于FPGA的UART设计

串行通信在数字通信及控制系统中有着广泛应用。由于常用UART芯片比较复杂且移植性差,本文介绍一种利用FPGA实现UART的方法,所有功能全部采用VHDL进行描述,将UART的核心功能集成在FPGA上,使整个设计小巧灵活,可移植性强。     

基于FPGA的保险柜密码器设计与实现

设计并实现了一种基于FPGA的保险柜密码器,该密码器具有密码修改、语音提示、防止多次试探、报警等功能。经验证,本设计能够实现密码保护功能,稳定性高。     

基于FPGA的全数字锁相环设计思路

通过介绍在FPGA中实现全数字锁相环(DPLL)的原理和方法,提出了一种基于FPGA的锁相环模块化设计,通过分析和仿真验证,可以有效的改善锁定时间和抑制相位抖动。     

基于DDS的波形发生器优化设计

介绍了DDS的基本原理，分析了数字合成器的基本算法，并对其误差进行了优化，使频率更加稳定，减小了相位抖动。并给出了基于VHDL语言的直接数字合成器的工作原理、设计思路、电路结构。提出了在高频时采用变址查表设计方案，使输出带宽得到了极大提高，滤波器更简单。     

一种基于VHDL语言的电子钟的设计与实现

本文采用VHDL语言,运用自顶向下的设计思想,将系统按功能逐层分割的层次化设计方法,使用MUX+plus2集成开发环境进行编辑,逻辑综合自动的把VHDL描述转变门级电路,然后进行波形仿真,最后通过编程电缆将所设计的内容下载到CPLD器件中,最终实现了电子钟的设计。     

基于FPGA的CameraLink接口设计

阐述一种基于FPGA的Camera Link接口设计,该接口设计用于替换原来发送端的并转串驱动器芯片SN75LVDS83B。系统将原来芯片实现的功能集成到FPGA中,既降低了功耗,也节省了产品的成本。本设计利于产品的集成化,小型化。通过该设计实现了芯片的功能,同时将数字图像数据成功的传输到液晶屏上进行显示。     

基于FPGA的直流电机测速控制系统设计

文章详细的研究了FPGA控制电路对直流电机的控制,信号采集,信号处理及LED数码管显示。针对以往设计的不足,采用了以高度集成的FPGA芯片为核心的设计方式,来实现增量式光电编码器输出信号的处理。     

基于FPGA的正弦信号发生器的设计

本文基于FPGA设计了一个正弦信号发生器,采用直接数字频率合成(DDS)技术,实现了信号发生器的频率、相位可以控制。并对系统进行了Modelsin功能仿真,仿真结果证实此次设计有较好的可靠性,且产生的波形最高频率可以达到1.25M,频率稳定度在1%以内。     

正交信号发生器的FPGA设计与仿真

正交信号发生器的FPGA实现通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的实现方案,可有效地节省FPGA的硬件资源。并根据DSP开发工具DSP Builder的优点,采用VHDL文本与Simulink模型图相结合的方法进行了FPGA设计,仿真结果验证了设计的正确性及可行性。     

基于FPGA的UART模块化设计

UART因其可靠性高,传输距离远,线路简单而成为比较广泛的串行数据通信电路,而现在大部分集成电路通信用的UART芯片,存在成本高,电路复杂,移植性较差等缺点,本文提出了一种基于FPGA的嵌入式UART模块化设计方法,将UART模块集成到FPGA上,而这些模块功能全部基于verilogHDL硬件描述语言,并通过有限状态机来实现,增强了设计的灵活性,降低了成本,并可以作为一个IP核,移植到其它FPGA嵌入式系统中,可移植性增强。     

基于VHDL的可逆计数器的设计与实现

计数器作为一种数据采集设备,是各领域测量系统的重要组成部分,它在时钟、定时器、分频电路、状态机等应用中都有应用。针对传统计数器功能单一,电路复杂、调试困难,设备升级、维护成本高的缺点,研究开发了一种基于VHDL的同步二进制可逆计数器,可实现可逆计数,并且可以灵活的调整计数器的位数;并通过实验测试验证了该设计的可行性及准确性,也为使用VHDL设计其他的器件提供了参考和依据。     

一种基于FPGA的简易逻辑分析仪的设计和实现

逻辑分析仪已成为数字电路与系统实验教学的必要设备。文章采用了ARM7系列嵌入式微处理器实现了人机界面。采用了低成本、高性能FPGA设计了数据获取电路,完成了同步、触发、延迟计数和存储控制等功能模块。使用VHDL语言和模块化方法进行了FPGA的设计,确保了设计的可行性,缩短了开发周期。通过验证,设计出的低成本、普及型逻辑分析仪各项功能指标基本达到预期设计要求。     

基于DSP Builder数字滤波器的FPGA设计

现场可编程门阵列(FPGA)器件广泛应用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计比较复杂。提出一种采用DSP Builder实现IIR数字滤波器的设计方案,按照Matlab/Simulink/DSP Builder/QuartusⅡ的设计流程,设计了一个4阶IIR低通数字滤波器,并通过QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ对设计进行了硬件实时测试。结果表明,所设计的IIR数字滤波器功能正确,性能良好。