高速Viterbi译码器的FPGA实现

提出了一种高速Viterbi译码器的FPGA实现方案。该译码器采用全并行结构的加比选模块和寄存器交换法以提高速度，并且利用大数判决准则和对译码器各个部分的优化设计，减少了硬件消耗。译码器的最高输出数据速率可以达到90Mbps。译码器的性能仿真和FDGA实现验证了该方案的可行性。     

Viterbi译码器的优化设计

Viterbi译码算法用FPGA实现时，其硬件资源消耗与译码速度始终是相互制约的两个方面，通过合理安排ACS单元和路径度量存储单元可有效缓解这两方面的矛盾。本文以(2，1，6)卷积码为例，基于基4算法提出的动态路径度量存储管理方法能在不影响译码速度的前提下有效降低译码器的硬件复杂度。     

高速RS(31,15)编译码器的FPGA实现

RS码由于具有优良的纠错能力而得到广泛应用。在军事通信中常以RS(31, 15)作为首选码。本文用一片现场可编程门阵列 (FPGA)芯片实现了高速RS(31, 15)编译码器。该编译码器具有体积小、性能稳定、工作速度高等优点。     

高速RS(204,188)译码器的FPGA实现

介绍了数字电视广播中广泛采用的RS(204,188)译码器原理和FPGA实现方案,采用并行的三级流水线结构以提高速度,并根据Berlekamp-Massey(BM)算法对译码器进行了优化设计,减少了硬件消耗.译码器的最大时钟频率可以达到75MHz.译码器的性能仿真和FPGA实现验证了该方案的可行性.     

高速维特比译码器的设计

本文实现了高速(2，1，7)卷积码的维特比译码器。该译码器针对加比选(ACS)模块采用并行化结构设计，并且在解码器的各个部分，在不影响译码性能的前提下，采用了一系列的简化设计，从而使译码器输出数据的速率达到160Mbps。     

一种自适应参数配置Viterbi译码器的FPGA实现

提出了一种码率、约束长度可变V iterbi译码方案。译码器支持码率为1/2和1/3、约束长度3~7的卷积码,在FPGA上的综合及仿真结果表明其译码速率可达20 Mbps,与固定约束长度为7的译码方案相比,多占用的芯片资源不到8%。     

高码率自适应Turbo编译码器的设计与FPGA实现

提出了一种高码率自适应Turbo编译码器的FPGA实现方案。在编码模块中采用特定参数的分组螺旋对称交织器,使编码器能通过删余构造高码率,且能通过相同的结尾比特使两个分量编码器的寄存器状态均归零。在SOVA译码模块中,各状态下路径的累积度量值的并行计算和可靠性值的并行更新使译码速度大大提高。仿真结果表明,该高码率自适应编译码器有良好的误码性能和较高的实用价值。     

Xilinx FPGA上电时序分析与设计

提出了由于FPGA容量的攀升和配置时间的加长,采用常规设计会导致系统功能失效的观点。 通过详细描述Xilinx FPGA各种配置方式及其在电路设计中的优缺点,深入分析了FPGA上电 时的配置步骤和工作时序以及各阶段I/O管脚状态,说明了FPGA上电配置对电路功能的严 重影响,最后针对不同功能需求的FPGA外围电路提出了有效的设计建议。     

基于FPGA的高速同步串行总线设计

为了实现高速同步串行总线设计,提出了基于FPGA使用硬件描述语言实现同步串行总线通信的方法,同时在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高SRU(场内可更换单元)级之间总线速率提供参考。     

基于FPGA的高速电路设计与仿真

现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。     

应用PLD的一种新型科氏质量流量计的数字部分设计与实现

本文介绍可用于测量流体流速、密度、流量等指标的一种新型科里奥利质量流量计及其数字部分的设计与实现。为了提高测量精度 ,减小硬件规模、功耗 ,使用了PLD(ProgrammableLogicDe vice)器件设计仪器电路 ,使测量精度达到 1 .2‰ ;数字部分仪器电路板缩小到 90× 1 60mm。仪器在实际应用中取得了较好的效果。     

用可编程逻辑器件设计PC串行通信接口

本文了使用ispLSI(in-system programmable large scale integration)器件设计的PC串行通信接口，给出了电路设计思想及具体电路结构。该电路可用于双机或一对多机通信之中。     

大规模模拟电路故障定位快速算法及实现

要使现有的模拟电路故障诊断算法适用于大规模电网络,必须将大规模网络分解成互不耦合的小规模网络。文献[1]给出了一种快速定位算法(算法Ⅰ),但未考虑容差。本文从解决模拟电路故障诊断中最棘手的问题——容差、在线计算量和离线计算量的目的出发,将故障预测技术、替代理论和迭加定理运用到支路撕裂法中,从而得到一个新的大规模模拟电路的快速故障定位算法(算法Ⅱ),同时对算法Ⅰ、Ⅱ进行了FORTRAN编程实现。研究结果证明,算法Ⅰ、Ⅱ适用于小、大规模网络的单、多故障诊断。当网络被连续监测时,算法Ⅱ的稳健性、计算量和存贮器要求均较算法Ⅰ有较大改进。文中举了一个有源电路的实例,验证了上述论断的有效性。     

IS-95CDMA系统信道编码的FPGA实现

信道编码是扩频通信系统的关健技术之一，本文针对IS-95码分多址峰窝通信系统标准，介绍了一种适合于反向业务信道的信道编码的FPGA实现方案，并给出了具体的设计方法。     

论我国的出口商品质量问题

世界经贸发展的趋势表明,质量问题是产品能否进入世界市场并取胜的一个决定性因素。在国际市场上有竞争力的质量标准是什么?我国出口商品质量差的原因究竟是什么?达到怎样的质量标准,才能稳操胜券?等等,我们只有真正弄清了上述问题,才能使“以质取胜”这一人人皆喊的口号,变成可操作的具体奋斗目标。     

S波段微带高效倍频器的设计

<正> 金融结构,是指不同类型的金融中介机构,及其相应的融资手段,分别在全部金融机构总资产及其各种金融工具融资总量中所占的份额。西方发达资本主义国家市场经济的发展经验表明,随着经济的发展,银行体系在全部金融机构资产总量中,所占的份额大大下降,其比例小于其它金融机构的总和。根据美国专家的统计研究,从19世纪60年代