浅谈sdh系统中的误码测试及分析

误码率是传输设备的一项重要的参数.本文对sdh设备误码测试方法进行了简要介绍,对系统测试中出现误码现象进行了分析,并提出了处理方案.     

可实时更新任意函数和图形波形的发生器IP核设计

基于直接数字频率合成（DDS）原理、可编程片上系统（SoPC）技术和Avalon总线规范,结合软件编程技术,设计了一个通过PC软件可实时产生任意函数表达式波形和人工图形绘制波形的任意波形信号发生器。该信号发生器包括具有独特调制方法及多功能DDS IP核设计、用于通信控制接口的Nios II软件设计和函数波形产生与图形波形编辑的PC软件与界面设计。给出了4种设计波形与实际输出波形的测试验证结果。在该信号发生器运行时,通过PC端上位机软件可十分方便且实时地更新波形,并通过函数方式与图形方式相结合,真正实现任意波形信号的产生。     

基于LEON3开源软核的卫星导航接收机设计

为了提高卫星导航接收机的工作性能以及小型化设计,在现场可编程门阵列（FPGA）平台上开发一款基于LEON3开源软核的拥有自主知识产权的卫星导航接收机。通过LEON3开源软核架构和自主设计的分段匹配滤波器(PMF)与快速傅里叶变换(FFT)相结合的捕获模块、基于延迟锁定环的码跟踪环路和基于科斯塔斯环的载波跟踪环路相结合的跟踪模块IP核实现卫星导航接收机的基带系统级芯片（SoC）设计,最后完成接收机系统的软件设计并在DE2-115 FPGA平台上对接收机系统进行验证测试。实验结果表明所设计的接收机性能优良,能够正常捕获并且跟踪到卫星信号,定位结果显示正常,误差在3 m左右。拥有完全的硬件软件源代码以及优良的性能使得所设计的接收机对国内导航的发展有着重要意义。     

用于检测单片机IP核程序跑飞的硬件免疫系统

硬件免疫系统是人工免疫系统领域中近年来新出现的研究分支。它借助人工免疫系统的模型和算法探索新的硬件系统容错途径。为复杂硬件系统的故障检测建立新的模型和方法。本文对用于检测单片机IP核程序“跑飞”的硬件免疫系统进行了论述。     

面向电子书版面加速的lP核设计技术

该文探析了面向电子书版面加速和屏幕优化的IP核设计技术，分别从设计背景，技术简介，设计思路和优化改进几个方面探讨IP核设计技术。希望通过作者的努力，能够为便携式智能设备的发展打下坚实的基础。     

基于51IP核的数字钟设计

本设计基于FPGA 51JP软核技术的数字钟,在VHDL语言环境下,采用自顶向下的设计方法,在FPGA中嵌入51软核.在FPGA 中嵌入51软核后,使其兼有51单片机的功能.系统主芯片采用EP2C5T144C8,由时钟模块、控制模块、显示以及报时模块组成.设计具有年、月、日、时、分、秒显示功能,以24小时循环计时显示,同时该数字钟可实现整点提示、定时报警功能,通过键盘对数字钟的校时、清零、启停等进行设置.     

抗突发误码的双重交织Turbo码设计

为了解决无线通信中常见的突发误码问题,提出了一种新的抗突发误码的Turbo码设计方案。该设计方案通过采用双重交织结构,极大地降低了突发误码对接收信息序列连续删除的风险,在不引入额外延迟的前提下,显著地提升了Turbo码抗突发误码的性能。仿真结果表明,当通信中存在较长突发误码时,双重交织Turbo码比一般Turbo码的纠错性能更好,其误比特率甚至可达到10-6数量级。     

基于IP数据网络的视频会议设计与使用

随着现代通信技术和业务的发展，视频会议也越来越受到大家的广泛关注和应用。视频会议可以提供在不同地点的多个用户之间的语音、数据、视频于一体的通信，这既节约公司运营成本，提升沟通效率，减少不必要的出差，另外在节能减排、低碳环保方面，尤其有着显著的优势和贡献。下面我们就对基于IP数据网络的视频会议方案设计与实施进行简单的介绍。     

增城何仙姑IP设计元素的挖掘及周边产品开发

本文通过挖掘何仙姑IP设计元素,丰富何仙姑IP形象,旨在以何仙姑这一文化IP为主线关联增城相关产业联动发展。通过考察增城何仙姑现存古迹、查阅相关文献记载、梳理民间传说,并对相关口述资料归纳总结,从中挖掘出大量与何仙姑相关的视觉元素,为丰富何仙姑IP形象以及后续周边产品开发提供了有力的原创内容源。此研究不仅有利于何仙姑IP形象多元化的视觉表现,而且利用周边产品的开发打通当地相关产业联动发展,从而实现乡村全域旅游,打造非遗IP文化品牌。     

扁平化网络设计在贵州广电IP城域网建设中的应用

本文通过对贵州广电网络业务需求和IP网络设计分层结构的分析，对贵州广电采用扁平化结构设计IP城域网的建设进行了阐述     

一种新的UQPSK解调器误码率直观测试方法

在介绍UQPSK基本原理和总结分析目前使用的3种UQPSK解调器误码率测试方法的基础上,提出了一种有理论依据、直观可行、通用的UQPSK误码率测试方法,该方法已在高码率解调器验收测试中得到了成功应用.     

基于FPGA的32位浮点FFT处理器的设计

介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的处理精度。     

面积优化的正交DDS软核编译器设计与实现

为了使直接数字频率合成器(DDS)的IP设计达到资源和效率的较好平衡,提高此类IP设计的灵活性和重用性,应用泰勒插值方法对ROM进行压缩,设计并实现了一种自动生成正交DDS软核的编译器。文中推导了正交DDS内部信号关键参数设定公式,描述了IP编译器的设计流程,给出了实验结果。     

基于FPGA的16位定点复数的快速求模

在现代数字信号处理中不可避免地需要对复数信号求模。文中采用牛顿迭代法，通过对牛顿迭代初始值的优化及除法器的优化设计，在保证计算精度的前提下有敢地降低了求模运算量，并已应用于实际雷达系统中。     

无线基带信道模型Chaotic-Map误码特性分析

介绍了一种新的基于混沌映射的基带信道模型,即Chaotic-Map模型。对此模型的意义和用法进行了详细描述,研究了该模型中参数取值与信道特性的对应关系,并且通过仿真验证了该模型对具有突发误码特性的无线信道的适应性。     

基于FPGA的专用信号处理器设计

用可编程门阵列(FPGA)实现了一个专用信号处理器,它以快速傅里叶变换(FFT)为核心工作单元,对四路零中频雷达回波依次进行去除直流分量、数据加窗、FFT、目标信号选大和相位参考信号检测等处理。各处理单元流水操作,保证了处理速度,提高了资源的利用效率。FFT算法为输入顺序输出位反序的D IT基2算法,采用递归结构实现,硬件共享设计节省了资源;同时,处理过程中采用块浮点算法,兼顾了定点的高速度与浮点的高精度;并对FFT结果进行了误差分析,给出了定点与块浮点两种算法时的均方误差上限。最后对整个设计进行了仿真验证,结果表明用FPGA实现专用信号处理器满足系统要求。     

MANET中IP地址自动配置算法设计

分析了具有全球连接的移动自组织网络中地址自动配置需要解决的地址唯一性、 网络分裂与融合等关键问题,针对现有地址自动配置算法实现复杂、扩展性差、时延过长等 不足,设计了一种自组织网络地址自动配置算法。该算法采用代理分配和自主分配相结合的 方 式,实现初始地址的快速分配,并在路由协议中引入虚拟地址概念,以维护本地地址的唯一 性。算法自动发现和选择默认出口网关,由网关分配全球唯一IP地址。所提出的方案具有开 销小、实现简单、支持频繁的网络融合和分裂等优点,可适用于拓扑动态变化的自组织网络 地址配 置需要。     

基于FPGA的数字复接系统的设计与实现

本文提出了基于FPGA技术实现数字复接系统的设计方案,并介绍了基群与二次群之间的复接与分接的系统总体设计。硬件电路调试证明,该方案是行之有效的。     

一种透明传输的双向SPI接口的设计与实现

在高速图像/指令扩频无线传输系统中,前向链路主要为遥控指令或者遥控数据(例如航迹),后向链路主要为高速图像数据,无线传输信道为实时双向链路.针对这种前后向链路数据量不对称而又需要实时传输的特点,设计了一种新型的SPI接口,从而较好地解决了此类数据不对称信道中的数据实时双向透明传输的问题.该设计基于FPGA实现,可与绝大多数具有SPI接口的MCU(MPU)主设备进行双向SPI透明传输,而不需要增加任何协议.给出了SPI接口的仿真波形和实现结果,设计完成后经测试证明,该接口完全满足SPI协议串行数据传输的要求,性能可靠.     

一种四进制CPM调制器的设计与FPGA实现

设计并实现了一种基于FPGA的四进制连续相位调制器（PCM）。该调制器的基带调制模块通过查表法实现，复杂度较低。仿真结果验证了设计的正确性。