S频段锁相频率合成器的设计

介绍了小数式锁相频率合成器的设计方法及相关理论,分析了影响锁相环相位噪声的主要因素并设计了环路滤波器和Wilkinson功率分配器。由实验结果可知,小数式锁相频率合成器具有很好的相位噪声和较高的频率分辨率。     

一种基于PE3236的L频段频率合成器设计

设计了一种L频段频率合成器,该频率合成器采用大规模锁相集成芯片PE3236构成锁相环电路,外加电压预置电路对VCO控制电压进行快速预置,大大缩短了频率捷变时间,并运用相噪最优理论设计环路参数,实现了低杂散、低相噪、快速频率捷变的性能要求.另外,电路设计可靠性高,具有较大的实用性.     

直接频率合成器的模块化设计及分析

对直接频率合成的主要技术指标进行了详细分析,给出了一种直接频率合成模块化的设计方法。采用程控分频器、频谱搬移、声表滤波组件来产生P频标,用于L、S、C、X等多种频段雷达的频率合成器。该电路简捷,具有相噪低、杂散小、捷变频等特点。实验结果表明,在C频段,偏离载波1 kHz时,其相位噪声优于-120 dBc/Hz,杂散抑制优于65 dBc,变频时间小于1μs。该合成器在阵列多波束雷达、机载相控阵雷达中得到了广泛应用。     

智能天线射频前端频率合成器的设计与实现

文章介绍了智能天线射频前端的工作原理，并对射频前端的第一本振使用直接数字频率合成器（DDS）结合锁相环（PLL）的设计方案进行了讨论，分析了频率合成器的相噪特点和对寄生杂散电平的抑制措施，对智能天线射频部分的性能提高有一定参考意义。     

900 MHz压控振荡器设计

采用集总元件变容二极管和超高频三极管设计900 MHz压控振荡器,根据ADS2006A软件仿真 确定了压控振荡器的电路参数,并对相关指标如相位噪声、调谐带宽、稳定系数、输出功率 和谐波电平等进行了仿真,通过调整电路参数,优化电路结构,实现了工作频率为1 GHz、 调谐带宽为90 MHz的压控振荡器,其相位噪声在偏移中心频率10 kHz处为-105 dBc/Hz,在1 00 kHz处为-120 dBc/Hz,该设计大大降低了系统成本。     

一种高频谱纯度的C频段宽带频率合成器设计

为了提高频综的频谱纯度,提出了一种新型多级子谐波混频锁相环的设计方法,研制了一款超低相噪频综。介绍了该频综的设计方案,分析了关键技术,仿真和论证了相位噪声和杂散抑制等主要指标,最后对该频综进行了研制和实际测试。测试结果如下：工作频率为4 500~7 600 MHz,频率步进小于1 kHz,相位噪声优于-123 dBc/Hz@25 kHz,频率切换速度小于75 μs,杂散抑制大于70 dB,均满足设计要求,设计方案比较合理可行。采用该方法设计的频综具有小步进、低相噪、换频速度快、低杂散等特点,可用于高性能电子战接收机中,具有广阔的应用前景。     

Ku频段低相噪捷变频频率综合器设计

介绍了一种Ku频段低相噪捷变频频率综合器设计方法。对接收本振源和发射激励源采用一体化设计,由于采用DDS PLL的方式,使此频率综合器在Ku频段上相噪优于-90dBc/Hz@1kHz,跳频时间小于10μs,激励源在Ku频段输出线性调频信号。     

X波段谐波混频频率合成器的设计

本文主要介绍利用谐波混频技术设计的X波段频率合成器。该频率合成器具有跳频速度快、输出频带宽、相噪低、体积小、重量轻等特点 ,同时没有倍频环节 ,降低了系统的设计难度 ,便于实现。     

DDS/PLL在频率合成中的应用

介绍了直接数字频率合成(DDS)技术和模拟锁相(PLL)技术相结合的应用,它是频率合成中一种新的应用,具有体积小、频率稳定可靠、相位噪声低、转换时间快等优良性能。对丰富的杂散进行抑制后,DDS信号在实际应用中可达到理想的效果。     

X频段机载雷达频率合成器的设计

介绍一种机载合成孔径雷达(SAR)频率合成器的试验研究。该合成器采用了数字锁相环与模拟环相结合的方法,以及谐波混频和减振技术,实现了频率合成器的低功率、轻重量、小体积和低相位噪声等技术指标。     

一种C频段频率合成器的设计与实现

介绍一种C频段频率合成器的设计与实现。通过采用多锁相环路合成方式，实现了小步进、低杂散、低相噪频率输出，并且分析了与其它频率合成器设计方法的不同，指出各自的优缺点。给出了实现的技术指标。     

锁相式频率合成器的设计与改进

针对目前的锁相式频率合成器分辨能力不高和频率转换时间较长的问题,采用DDS/ PLL组合式频率合成器,信号频率的转换时间最短可达到80 ns;在输出前端采用增益可控 放大电路,有效解决了信号输出强度随着频率升高而不断衰减的问题,使输出信号幅度稳定 在1～1.05 V之间。详细论述了系统的总体结构、软硬件结构,并给出了实验测试结果 。