共查询到20条相似文献,搜索用时 46 毫秒
1.
2.
3.
4.
设计了一种L频段频率合成器,该频率合成器采用大规模锁相集成芯片PE3236构成锁相环电路,外加电压预置电路对VCO控制电压进行快速预置,大大缩短了频率捷变时间,并运用相噪最优理论设计环路参数,实现了低杂散、低相噪、快速频率捷变的性能要求.另外,电路设计可靠性高,具有较大的实用性. 相似文献
5.
本文从分析调相负反馈锁相接收机出发,导出了具有滞后环节的带通锁相环的数学模型和等效相位模型。分析了当环路滤波器为单调谐带通滤波器时,具有滞后环节的带通锁相环线性等效相位模型的稳定性,闭环频率响应以及正弦调相稳态相位误差响应,其结果可供带通锁相环工程设计参考。实验表明,分析结果与实验测试结果是一致的。解调调频信号的带通锁相环和调相负反馈环具有一样的等效相位模型,本文讨论的结果也适用于解调调频信号的带通锁相环。 相似文献
6.
本文结合工程实际,推导了某种锁相接收机锁相环传递函数,并就如何选取锁相环环路参数问题进行了分析与设计。 相似文献
7.
为适应多频道通信的需要,在采用的频率综合技术中,锁相多环式频率综合可同时满足信号频谱纯、频道多且间隔小、换频速度快等要求。本文利用典型的带电流源鉴频鉴相器的锁相环,推导了其环路数学模型,并对其稳定性进行了讨论。最后,结合大规模集成销相环,给出一个三环式多频道频率综合器的原理框图及主要性能指标,并讨论了低噪声压控振荡器等具体电路的设计。 相似文献
8.
9.
本文提出一种小数分频自适应锁相频率合成方案,以提高鉴相频率和自适应改善环路自然角频率ω_n两方面去提高频率转换速度.并针对小数分频中模拟相位内插补偿时D/A变换的问题,采用数码-脉宽-电荷变换法进行电荷补偿.最后分析了环路的性能,证明该系统是能胜任跳频频率合成任务的. 相似文献
10.
11.
12.
13.
在试验通信卫星测控系统中已成功地应用了混合型四阶锁相环。本文是对这种锁相环研究的补充。分析了四阶锁相系统对相位阶跃、频率阶跃、频率斜升和频率加速度信号的瞬态响应。用FORTRAN IV语言编制了计算机程序。以混合型四阶锁相环为例计算了它对相位阶跃、频率阶跃、频率斜升和频率加速度信号的瞬态响应数值,得到了归一化曲线,可以作为设计这种四阶锁相环路的性能依据。本文的分析计算方法和计算程序可以适用于任何类型的四阶环路系统的瞬态响应的数值计算。 相似文献
14.
本文介绍一种小体积低相噪的S波段锁相频率综合器。文中着重对环路进行了具体分析和设计,并给出了实验结果。 相似文献
15.
本文阐述了用数字锁相的方法完成S波段频率源,分析了锁相环的频谱特性;并对输出信号进行了测试,其相位噪声指标£(10kHz)〈-93dBc/Hz,杂散抑制〈-65dBc,输出功率大于10mW。 相似文献
16.
本文根据突发式数字通信快速锁相要求,提出一种位同步信号提取的新的快速全数字锁相环方案.它比一般数字锁相环捕捉速度最大可以提高N/2倍,且环路的同步时间与量化相位误差的矛盾也得到了解决,因而环路精度也大有改善.本文主要以一阶环为例讨论位同步信号提取. 相似文献
17.
18.
本文主要介绍了一种应用数字锁相环技术实现模拟锁相环准确频率预置的频率捕获方法,并在此基础上给出了一种新颖的频率合成器捷变频方案。 相似文献
19.
20.
给出了一种用于第三代移动通信系统(3G)CDMA2000基站的时钟同步方案。由一个双星接收卡接收GPS/GLONASS标准秒信号作为整个时钟同步系统的参考,分两级锁相环实现:第一级锁相环采用软件锁相,输出10MHz信号作为第二级锁相环的参考源,第二级锁相环为2个模拟锁相环,分别输出16fc和48fc(fc=1.2288MHz)。2S信号由16fc分频得到。这种设计保证了输出时钟的长期稳定性和短期稳定性,满足协议所规定的同步精度。详细介绍了数字鉴相器、2S产生电路、相差检测及控制电路的电路设计和有关仿真结果。 相似文献