JTIDS信号宽带接收方法及其FPGA实现

为了实现对联合战术信息分发系统(JTIDS)信号的宽带接收,设计了一种基于多相滤波器的信道化接收方法。该方法通过对JTIDS的模拟信道和数字信道进行合理划分,将宽带接收转化为多个窄带接收,然后再结合多相滤波器进行跳频频点检测,以实现全概率的JTIDS信号宽带接收。给出了此信道化接收模型的现场可编程门阵列(FPGA)实现方案,并对仿真和硬件测试结果进行对比分析。仿真与FPGA测试结果表明,该接收模型可以精确实时地接收JTIDS宽带信号。     

一种高速全数字卫星信号模拟源平台

提出了一种高速全数字卫星信号模拟源的平台实现方案,该方案以在线可编程门阵列 （FPGA）和高速模数转换器（DAC）为平台设计核心,采用了DAC与FPGA高速接口设计、并行 编码调制设计、数字白噪声生成设计、速率分级设计、DSP接口设计等设计手段,实现了高 速编码和并行调制,完成了高速DAC全数字中频信号直接合成、实时宽带信道模拟、超宽带 数字高斯白噪声生成等技术的研究与工程实践。     

一种适用于频谱监测的高效中频信道化结构

针对软件无线电接收机对空中通信信号进行监测搜索的过程中频率分辨率与搜索速度 的矛盾,在分析中频信道化技术原理的基础上,设计了一种适用于频谱监测的信道化结构 ,通过Simulink建模仿真验证了此种结构可以无误差地还原输入信号频谱,根据实际项目需 要,利用Xilinx 集成设计工具Sysgen进行快速设计并最终在FPGA中实现了八信道的信道化 结构。该设计方法可以大大加快信道化接收机的硬件实现速度,具有一定的工程实际应用价值。     

基于数字变带宽的雷达数字中频信道化设计

在雷达中频数字信道化中为了简化实现多种带宽的设计要求,提出了数字变带 宽设计方法改变接收信道的带宽。首先,与传统的模拟变带宽的设计方法比 较分析表明,该方法具有降低多带宽接收信道设计复杂程度的优点;然后,通过建立理论模 型,对其进行仿真和分析,理论原理可行。最后通过实测某雷达回波信号进行验证,仿真结果和实测结 果基本一致。结果表明,该方法不影响接收信道输出信噪比,同时又能简单实现接收信道的 多种带宽改变,具有可行性和工程实用性。     

宽带信号数字信道化及跨信道重构侦测技术

针对在无源探测大带宽信号的过程中会产生跨信道失真问题,提出了一种跨信道可重构的信道化方法。首先经过均匀滤波器组粗滤波,再引入检测时间自适应的双门限能量检测机制,对粗滤波信号进行跨信道判决,之后对各个跨信道信号分别进行可重构信道化设计,从而恢复出原始信号。与传统的数字信道化方法相比,该算法能够更新能量检测门限对跨信道信号进行实时判决,对跨信道信号的重构准确率高于98.3%,实现了对跨子信道带宽信号的近似无失真重构。Matlab仿真结果验证了算法的有效性。     

群信号信道化技术实现方法的仿真与分析

针对群信号中有用子信道信号检测和解调难度较大的问题,通过分析均匀数字滤波器组分析器的基本型,提出了将多相结构和奇偶分路应用于群信号信道化技术的方法。仿真结果表明,这两种方法都有效降低了算法复杂度,而奇偶分路法进一步提高了算法的运行效率,目前已通过硬件实现。     

高效非均匀数字信道化及信号重建技术

针对宽带接收机接收信号多,且信号在频谱上呈现非均匀分布的情况,提出了基于多 相离散傅里叶变换(DFT)滤波器组和信号重建的高效非均匀数字信道化的设计方法。该数字 信道化结构由分析 和综合两部分组成,采用同一组原型滤波器系数,通过对原型低通滤波器的优化设计提高其 带外衰减性能,以利用平行结构正交镜像滤波器组重建信号。与常用的并行数字下变频、多 级多相DFT滤波器组两种非均匀数字信道化方法运算量比较,该方法在信号重建失真很小的 情况下具有高效性和可行性。     

基于FPGA的数字锁相环设计与仿真分析

简要介绍了在FPGA中实现全数字锁相环(DPLL)的原理和方法,基于具体应用,提出了一种基于FPGA的锁相环模块化设计,通过分析和仿真验证,可以有效的改善锁定时间和抑制相位抖动。     

数字并行接收机在时变信道下的信道估计与均衡方法

为了适应高速宽带无线通信的需要,本文在一种高速数字并行接收机(APRX)结构的基础上,提出了一种时变信道下的信道估计和均衡方法。使用伪随机(pseudo-randomnumber,PN)序列相关进行信道估计,将所得到的信道频率响应粗估计按照一个DFT块的长度在一帧内进行线性内插得到信道频率响应细估计,将其用来在频域进行信道均衡。这种结构能适应高速率传输的要求,并且能有效地对抗时间和频率选择性衰落。仿真结果表明,在多径衰落信道下,APRX已经无法工作,而本文提出的数字并行接收机的信道估计和均衡方法有较好的性能,并且该方法实现简单,便于应用。     

FPGA高速数字下变频

介绍了一种基于新型FPGA的高速数字下变频的实现方法,它充分利用数字下变频优化算法以及FPGA领域的新技术,去除由于数据速率过高而造成的各种瓶颈,极大地减少了计和FPGA片内资源的消耗。     

正弦调频连续波雷达数字中频信号处理机的设计

采用ADC＋FPGA＋DSP模式设计了一种正弦调频连续渡雷达数字中频信号处理机。该处理机利用了数字接收机和恒虚警检测（CFAR）原理实现了目标多普勒信号提取、检测和存储，具有体积小、功耗低、可靠性高等特点，且具有一定的灵活性和可扩展性。介绍了处理机各组成部分的功能及参数选择，并分析了处理机所用的恒虚警检测算法。测试结果表明，该处理机克服了采用模拟接收电路的固有缺点，提高了通道一致性和测量精度。     

高速FIR滤波器的流水线结构

中国入世以后国外大型跨国公司,必将大举进入中国市场。而已习惯了在国内市场上独占垄断地位的中国本土企业,又该如何积极应对?本文试图从营销学的角度,分析入世后中国企业跨国经营的营销策略,笔者认为中国在入世之后,要培养出自己的跨国公司和国际品牌,应该在积累了丰富的国内市场营销经验的基础上,树立国际营销新思维,以攻为守,推行以全球为目标市场的全球市场营销,同时还要积极寻求国际战略同盟,通过建立同盟最大程度地发挥规模优势和经济效益。     

基于FPGA的基-6FFT算法的设计与实现

介绍了一种基于FPGA的FFT算法的实现——以Altera公司的FLEX10K系列产品为硬件平台，用VHDL语言和电路图完成系统设计描述，用MAX plusⅡ软件进行编译、综合和下载，实现了6点实序列DFT算法，并给出了仿真测试的结果。在FPGA芯片上运行的FFT算法具有速度快且抗干扰能力强的硬件实现的优点，用VHDL语言实现的基于IP核FFT算法具有很好的可移植性，可以重复使用，大大提高了设计效率。     

基于FPGA的TFT-LCD数字显示控制器设计

介绍了一种基于FPGA的TFT-LCD数字显示控制器的实现方法,采用FPGA实现TFT-LCD显示时序的产生、显示图像处理、双显存的读写轮换控制等功能。该设计方式可以根据实际功能任务需求,对专用显示控制芯片的接口功能进行裁剪,定制显示控制功能,增强了系统的可靠性和设计的灵活性。将其应用于一款液晶显示控制单元(DCU),解决了工程实际问题。     

基于分布式算法的高阶FIR滤波器及其FPGA实现

随着FPGA技术的稳步提高，FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题，提出了一种采用基于位级联的多查找表分布式算法，并以一个32阶8位低通FIR滤波器为例，验证了所提出的方法。仿真结果表明，采用这种方法大大减少了FPGA硬件资源的耗费。     

基于FPGA的高速电路设计与仿真

现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。     

基于FPGA 的1GHz高速采样处理平台设计

介绍了一种高速宽带采样的数字信号处理平台设计方法，论述了在XilinxV4 FPGA中如何实现高速同步时钟设计和高速数据同步接收设计，介绍了与该设计相关的一些高速模数混合电路设计方法和一种采样后数据捕获的方法。该设计方案已用于瞬时测频中，并取得了良好的效果。     

雷达接收机数据采集平台及其FFT实现

介绍了小型化、通用化和实时信号处理要求下，雷达接收机的通用数据采集处理硬件平台。采用Xilinx公司最新平台级FPGA产品Spartan-3系列芯片构建平台，并实现其中的FFT于模块。试验表明，处理精度和速度都满足要求，为该方案的可行性和后续模块的实现提供了依据。     

用FPGA实现数字语音系统中的VGA控制器

介绍了用FPGA代替显示器控制器(CRTC),并用VHDL产生VGA时序信号的详细方法,从而完成了用FPGA实现数字语音系统中的VGA控制器的设计方案.这种设计方法已经应用于数字语音系统的显示部分.     

FPGA实现高速FFT处理器的设计

介绍了采用Xilinx公司的Virtex -II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex -II芯片的硬件资源 ,减少复杂逻辑 ,采用流水方式对复数数据实现了加窗、FFT、求模平方三种运算。整个设计采用流水与并行方式尽量避免瓶颈的出现 ,提高系统时钟频率 ,达到高速处理。实验表明此处理器既有专用ASIC电路的快速性 ,又有DSP器件的灵活性的特点 ,适合用于高速数字信号处理