多功能数字钟设计

Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境,Altera是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好,使用便捷,被誉为业界最易用易学的EDA软件。在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程,它提供了一种与结构无关的设计环境,使设计者能方便地进行设计输入、快速处理和器件编程。本设计用Max+plusⅡ编写verilog语言模拟仿真多功能数字钟,并用FPGA测试通过。     

基于VerilogHDL的TLC549控制模块的设计

结合广泛使用的TLC549串行A/D转换器,采用FPGA器件EP1C6Q240C8,对A/D转换芯片TLC549进行采样控制。整个设计在Quartus Ⅱ平台下进行软件编程和下载。采用VerilogHDL语言描述,实现正确的TLC549转换的工作时序控制过程。该设计可用于信号采集和实时监控方面,仿真结果和实际运行显示该模块工作性能稳定、可靠性高,使用方便。     

基于FPGA的八通道高速ADC的时序设计

针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求,实现并行数据的正确输出。最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。     

用FPGA实现数字语音系统中的VGA控制器

介绍了用FPGA代替显示器控制器(CRTC),并用VHDL产生VGA时序信号的详细方法,从而完成了用FPGA实现数字语音系统中的VGA控制器的设计方案.这种设计方法已经应用于数字语音系统的显示部分.     

Xilinx FPGA上电时序分析与设计

提出了由于FPGA容量的攀升和配置时间的加长,采用常规设计会导致系统功能失效的观点。 通过详细描述Xilinx FPGA各种配置方式及其在电路设计中的优缺点,深入分析了FPGA上电 时的配置步骤和工作时序以及各阶段I/O管脚状态,说明了FPGA上电配置对电路功能的严 重影响,最后针对不同功能需求的FPGA外围电路提出了有效的设计建议。     

一种基于FPGA的任意锁相倍频算法

提出了一种基于FPGA的任意锁相倍频算法。通过对倍频系统总体结构的分析，提出了实现该算法的原理及其具体的设计方法，同时提供了一个基于FPGA器件完成的设计实例。仿真和实测结果表明了该算法的正确性及可实现性，并在实际的项目中验证了该算法的良好性能。     

基于FPGA／SOPC的小型离心机控制系统设计

为了实现以直流无刷电机为动力系统的小型离心机的控制系统设计，在Altera—EP2C80208中嵌入NiosII软核处理器，充分利用NiosII强大的高速处理能力和FPGA强大的并行功能，建立了基于FPGA／sOPC的软硬件协调设计的离心机控制系统。文中详细介绍了系统整体结构以及FPGA内部各功能模块的设计思路和具体实现。整个控制系统集成度高，实时性强，响应速度快，具有很好的灵活性和扩展性。     

基于FPGA的VGA图形控制器设计

现在，随着整个电子科教的不断进步，FPGA也不断得以发展，直至成为当今硬件设计的首选之一。利用FPGA设计的VGA图形控制器，可实现彩条、图像的显示，并可实现FPGA器件对显示器的单片控制。本文基于FPGA和VGA的概念和基本原理，分析了基于FPGA的VGA图形控制器设计思路和具体设计，最后探对了基于FPGA的VGA图形控制器的设计中需要注意的问题。     

用XCF32P实现FPGA的高速动态配置

分析了Xilinx的Vertex Ⅱ Pro系列FPGA的配置流程和时序要求，以及Xitinx的在系统可编程PROM芯片XCF32P的内部结构和功能特点，介绍了在同一硬件平台下用XCP32P对FPGA不同的软件版本实现动态加载的设计方法及应用。     

基于FPGA的数字锁相环设计与仿真分析

简要介绍了在FPGA中实现全数字锁相环(DPLL)的原理和方法,基于具体应用,提出了一种基于FPGA的锁相环模块化设计,通过分析和仿真验证,可以有效的改善锁定时间和抑制相位抖动。     

基于CPLD的FPGA快速动态重构设计

随着FPGA的广泛应用,其实现的功能也越来越多,FPGA的动态重构设计就显得愈发重要。在分析Xilinx VertexⅡPro系列FPGA配置流程、时序要求的基础上,设计了基于CPLD的FPGA快速动态重构方案,实现了同一硬件平台下多个FPGA设计版本的在线动态配置和功能重构,该技术已在工程中成功应用。     

基于CPLD的FIR滤波器的快速实现

介绍了用CPLD实现高精度高速度FIR数字滤波器的基本方法,可以方便地调整滤波器的阶数和系数,适合不同的应用。时序分析表明,该设计在系数量化数据宽度为20bit时可工作于40MHz以上的时钟频率。用设计软件对X-Ray取样信号进行功能仿真,并与Matlab仿真结果进行比较。结果表明该设计是可靠的,可以满足一些高精度实时系统如X-Ray数字谱仪的需求。     

浅谈用SPATAN3E系列开发板实现彩条信号显示

以研究项目“应用FPGA实现时序彩条信号显示”为依托。描述用Xilinx公司的SPATAN3E系列的FPGA开发板进行设计,再用Xilinx公司的ISE软件编程,程序验证和综合,最后将程序下载到FPGA的开发板上,实现在LCD屏的时序横条,竖条和棋盘格信号的过程。     

基于FPGA的DDS研究和实现

本文介绍了一种基于查找表（LUT）的直接数字频率合成器0）DS）的工作原理，并且给出了具体的设计方案和参数，利用FPGA芯片的特点，在Altera公司的cycloneⅢ系列的FPGA上实现了DDS的核心功能，最后以正弦波为例通过Modlesim和SignalTap软件对设计进行了仿真和调试，结暴表明了本设计的正确性和稳定性，可以满足一般性的工程设计要求。     

基于FPGA的OBS边缘节点总线控制硬件设计

给出了一种OBS边缘节点总线控制的硬件设计方案。该方案采用循环四次握手的方式完成主模块与其它从模块的通信,用轮询的方式把几个可能引起时序上冲突的信号,按顺序分配到不同的时钟周期上。整个方案以FPGA芯片EP2C20F484C8为基础实现,在Quartus Ⅱ软件上编译通过。仿真结果显示:该方案不仅能够解决时序冲突的问题,而且最高工作频率达到340 MHz,在整个控制模块中占用的逻辑单元(LE)数目仅为0.9%。     

基于FPGA的专用信号处理器设计

用可编程门阵列(FPGA)实现了一个专用信号处理器,它以快速傅里叶变换(FFT)为核心工作单元,对四路零中频雷达回波依次进行去除直流分量、数据加窗、FFT、目标信号选大和相位参考信号检测等处理。各处理单元流水操作,保证了处理速度,提高了资源的利用效率。FFT算法为输入顺序输出位反序的D IT基2算法,采用递归结构实现,硬件共享设计节省了资源;同时,处理过程中采用块浮点算法,兼顾了定点的高速度与浮点的高精度;并对FFT结果进行了误差分析,给出了定点与块浮点两种算法时的均方误差上限。最后对整个设计进行了仿真验证,结果表明用FPGA实现专用信号处理器满足系统要求。     

基于FPGA的TFT-LCD数字显示控制器设计

介绍了一种基于FPGA的TFT-LCD数字显示控制器的实现方法,采用FPGA实现TFT-LCD显示时序的产生、显示图像处理、双显存的读写轮换控制等功能。该设计方式可以根据实际功能任务需求,对专用显示控制芯片的接口功能进行裁剪,定制显示控制功能,增强了系统的可靠性和设计的灵活性。将其应用于一款液晶显示控制单元(DCU),解决了工程实际问题。     

一种在FPGA中实现快速并行CRC的设计方法

时序优化是FPGA逻辑设计中的非常重要的话题,随着FPGA器件的规模日益增加,逻辑设计工程师在FPGA上实现的电路功能越来越多,复杂度也越来越大。电路的工作频率也越来越高,越来越多的时序优化的问题摆在了逻辑设计工程师的面前。本文描述了一种通过对电路结构的优化和综合约束在FPGA中实现高速;32bit的并行CRC-16计算电路的方法。     

基于FPGA的TFT—LCD数字显示控制器设讨

介绍了一种基于FPGA的TFT—LCD数字显示控制器的实现方法，采用FPGA实现TFT—LCD显示时序的产生、显示图像处理、双显存的读写轮换控制等功能。该设计方式可以根据实际功能任务需求，对专用显示控制芯片的接口功能进行裁剪，定制显示控制功能，增强了系统的可靠性和设计的灵活性。将其应用于一款液晶显示控制单元（DCU），解决了工程实际问题。     

LTE系统随机接入过程的实现

从LTE系统底层协议入手,结合具体实现,对随机接入过程进行了详细设计,并对随 机接入过程所涉及的具体问题进行了研究,包括PRACH时频资源的计算、响应信息的时 序接收、上行传输的时序控制以及异常情况下的处理及方案设计,最后利用规范说明与描 述语言(SDL）和树表结合表示法(TTCN)仿真,产生消息顺序图(MSC)。仿真结果表明,该 设计满足协议一致性规范。