用FPGA实现数字下变频

在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insigllt公司的FPGA开发系统,用测试电路实测了数字下变频的性能。     

高效非均匀数字信道化及信号重建技术

针对宽带接收机接收信号多,且信号在频谱上呈现非均匀分布的情况,提出了基于多 相离散傅里叶变换(DFT)滤波器组和信号重建的高效非均匀数字信道化的设计方法。该数字 信道化结构由分析 和综合两部分组成,采用同一组原型滤波器系数,通过对原型低通滤波器的优化设计提高其 带外衰减性能,以利用平行结构正交镜像滤波器组重建信号。与常用的并行数字下变频、多 级多相DFT滤波器组两种非均匀数字信道化方法运算量比较,该方法在信号重建失真很小的 情况下具有高效性和可行性。     

FPGA高速数字下变频

介绍了一种基于新型FPGA的高速数字下变频的实现方法,它充分利用数字下变频优化算法以及FPGA领域的新技术,去除由于数据速率过高而造成的各种瓶颈,极大地减少了计和FPGA片内资源的消耗。     

一种数字中频接收机的设计与实现

介绍了一种数字中频接收机的设计，对接收机的各个组成部分进行了原理分析和推导，包括可变带宽滤波器、ADC、基于多相滤波器的数字正交变换、抽取滤波器设计、基带信号处理单元设计，得出样机的各样性能参数。     

基于宽带DRFM的雷达面目标回波模拟技术

针对跳频雷达高度表大地面目标回波信号的模拟,提出了一种基于宽带数字射频存储(DRFM)技术的实现方案。首先介绍了1.2 GHz带宽、3 GHz采样的宽带DRFM组件硬件平台,然后重点叙述了基于DRFM技术的雷达高度表大地面目标回波模拟的算法设计方案,通过采用多路并行处理、多相滤波、正交调制等技术实现了数字下变频、目标回波特征调制、数字上变频等关键算法,最后给出了算法仿真和硬件调试结果,验证了算法的正确性和有效性。该方案已成功应用到某宽带跳频雷达高度表大地面目标回波模拟系统的设计中。     

一种改进的多模数字下变频结构及其FPGA实现

针对目前多种通信模式的共存和发展趋势,对传统DDC结构进行改进,以适用于多模系统。提出了多模数字下变频改进结构与参数设计,完成了各模块Verilog代码编写和Modelsim仿真,并对Modelsim仿真结果进行分析和验证,验证了改进数字下变频的可行性;最后将代码移植到FPGA,并结合ETTUS射频板、自主设计的中频板以及友晶TR4 FPGA开发板多模硬件平台进行了板级调试,验证了多模功能的可行性,充分证明该结构能兼容WCDMA和TD-LTE两种模式,具有较高的实用性和通用性。     

数字中频接收机的设计与实现

数字中频接收机(DIFR)是对中频信号直接采样，其信道化功能由数字正交下变频器和数字滤波器来实现。因此，DIFR适用于接收和处理多载波、多模式信号，可解决很多种信号之间的互通互连问题。本文基于DIFR对动态范围、带宽、自动增益控制和高速信号采集等技术需求，优化设计了一种大动态宽带DIFR，给出了该系统的实现方案、各部分的参数分配及系统设计指标；给出了一种新型的数字自动增益控制(DAGC)实现电路，并提出了其控制算法。     

软件数字下变频技术研究

本文讨论了软件无线电接收机中数字下变频处理的高效算法和结构，其目的是在DSP中用软件完成数字下变频处理，这样可省去专用数字下变频器（DDC）硬件集成电路，并增强中频处理的灵活性，适应性，文中指出将混频、抽取、滤波结合在一起完成将大大减少运算量，并分析了将CIC滤波器与内插的二阶多项式滤波器组合进行有效抽取滤波的设计方案，仿真结果表明该方案有效可行。     

高性能Ka频段收发前端的研制

介绍了一种Ka频段收发前端的工作原理和工程研制结果。该收发前端采用四次谐波混频器、毫米波微带滤波器、多芯片混合集成等技术，具有高性能、小型化、高可靠性等优点，并在宽温度范围、振动、冲击等条件下，满足毫米波系统要求。     

应用于宽频率范围的小卫星通信侦察信号处理方案

针对日益增强的小卫星平台搭载电子侦察载荷的需求,提出一种应用于宽频率范围的通 信侦察信号处理方案,在一片集成度较低的FPGA中完成信号数字下变频、频谱分析、数据存 储和传输等复杂功能。通过在FPGA中进行滤波器、存储器复用等办法,充分利用现有FPGA 的资源,减少器件数量,实现了平台对载荷小型化、低功耗、功能全、效率高的要求。试验 结果验证了该设计的实用性。     

数字接收机中合成滤波器的设计与性能分析

在宽带／窄带兼容的数字接收机中，匹配滤波器一般需要前置级联积分梳状（CIC）滤波器。在高性能要求的系统中，还需要对CIC进行补偿。传统的方法是将CIC补偿滤波器和匹配滤波器分开设计，而本文提出了一种将两者合并，使用一个滤波器来实现两种功能的方法。在不增加滤波器阶数的情况下，这种方法可以得到更好的滤波器性能，同时又节约了硬件资源。     

一种通用的OFDM发射机设计

正交频分复用（OFDM）系统参数众多,设计灵活,可以根据不同用途、信道环境以及接收机的性能等,设计出很多不同的OFDM系统。针对此问题,提出了一种通用的基于训练序列的OFDM发射机设计方案。从性能的角度出发,设计了OFDM符号结构和传输帧结构,并重点分析了OFDM数字基带调制模块的组成,最终在Xilinx开发板上实现了该方案,并获得了OFDM各模块的仿真时序图、OFDM射频信号频谱和误比特率图。研究结果表明,该方案频谱利用率高,复杂度低,通用性好。     

适用于多速率高阶QAM的定时同步改进算法

针对速率可变的高阶正交幅度调制(QAM)信号定时同步问题，提出了一种基于Gardn er理论的定时同步改进算法。新算法改原有滤波器结构为两级插值级联优化结构来实现多速 率信号的定时同步，可独立于载波同步单独使用，比传统结构具有更强的普遍适用性。仿真 结果表明，该算法可以准确地对速率可变的128QAM信号进行同步。     

扩频通信系统中一种实现数字下变频器的算法

介绍了在扩频通信系统中一种产生数字下变频器(DDC)正交本振信号的方法--CORDIC算法,它在产生正弦值和余弦值时不需要太多的ROM资源,只需要简单的移位和加法等迭代操作,很容易在VLSI芯片上实现;文中也给出了用该算法实现DDC的VLSI结构.     

基于多码CDMA系统的综合业务接入控制方案

结合多码CDMA随机接入系统的信道特点，针对上行链路中多速率业务并行传输的问题，提出了一套综合业务接入控制方案。     

基于分布式算法的高阶FIR滤波器及其FPGA实现

随着FPGA技术的稳步提高，FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题，提出了一种采用基于位级联的多查找表分布式算法，并以一个32阶8位低通FIR滤波器为例，验证了所提出的方法。仿真结果表明，采用这种方法大大减少了FPGA硬件资源的耗费。