弹载SAR宽域成像的扫描参数设计

针对弹载条带合成孔径雷达(SAR)在末制导阶段由于波束覆盖范围窄和成像时间短,不易获 得所 要求的大面积图像的问题,提出了一种新的波束扫描方案,并根据导弹在末制导阶段的飞行 特点,结合子孔径处理方法,对波束扫描参数进行了理论分析和设计。仿真结果表明,与条 带SAR相比,该扫描SAR能有效地在较短的数据录取时间内获得大面积的SAR图像。     

基于通用硬件平台的机载SAR侧视条带成像的实现

机载合成孔径雷达(SAR)通过载机相对固定地面的飞行运动形成合成孔径,获得高分辨率的雷达图像,具有全天候、全天时的特点,在军事和民用领域都取得了广泛的应用.介绍了基于通用硬件平台的机载SAR侧视条带成像中R-D算法的实现.通过优化软件设计,提高对开发板资源的利用效率,达到了实时处理的要求,实现了设计目的.     

基于FPGA的基-6FFT算法的设计与实现

介绍了一种基于FPGA的FFT算法的实现——以Altera公司的FLEX10K系列产品为硬件平台，用VHDL语言和电路图完成系统设计描述，用MAX plusⅡ软件进行编译、综合和下载，实现了6点实序列DFT算法，并给出了仿真测试的结果。在FPGA芯片上运行的FFT算法具有速度快且抗干扰能力强的硬件实现的优点，用VHDL语言实现的基于IP核FFT算法具有很好的可移植性，可以重复使用，大大提高了设计效率。     

基于改进CORDIC算法的QDDS的FPGA实现及精度分析

分析了DDS原理、CORDIC原理及其一种改进方法,设计了基于改进CORDIC算法的流水线QDDS系统,在Altera公司的ACEX1K-EP1K50TC144-1芯片上予以实现,通过对数据的频谱分析验证了系统工作性能.系统输入频率控制字32位,输出幅度位数16位,最高工作频率83.33 MHz,频率转换时间440 ns,频率分辨率0.0196 Hz,杂散指标-114 dB.     

RS译码的BM迭代算法及其FPGA实现

介绍了运用于RS译码中的BM迭带算法及利用BM迭带进行RS译码的基本原理,同时给出了该算法的FPGA实现,并通过在高清晰度数字电视接收机中验证了设计的可行性与可靠性。     

基于分布式算法的高阶FIR滤波器及其FPGA实现

随着FPGA技术的稳步提高，FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题，提出了一种采用基于位级联的多查找表分布式算法，并以一个32阶8位低通FIR滤波器为例，验证了所提出的方法。仿真结果表明，采用这种方法大大减少了FPGA硬件资源的耗费。     

分块自适应量化算法的仿真和实现

介绍了分块自适应量化(BAQ)算法的基本原理,结合机载合成孔径雷达(SAR)原始数据,对其分布特性、均值、量化信噪比等进行了分析,给出了3bitBAQ的压缩仿真和解码成像,并对原始数据、3bitBAQ压缩结果进行了成像比较。研究了该算法在FPGA内的实现方法。     

一种流水线级LMS滤波器的FPGA实现

分析了基于FPGA技术的流水线操作实现LMS算法的可行性,并完成了LMS滤波器的FPGA实现,通过QuartusII平台仿真分析得出在增加硬件成本的条件下流水线设计速度相比标准LMS算法设计速度提高已经超过3倍。     

在FPGA中实现波束形成算法

本文以在LATTICE公司的EDA环境下对波束形成的算法整个设计为例,对使用VHDL设计FPGA的流程作了全面的介绍。     

基于FPGA技术的同步通信卡的设计与实现

随着时代的发展,人们对通信的要求越来越高,所以,我国在通信技术上的研制工作一直在不断的进行。目前,通信卡的研制工作取得了很大的进展,基于FPGA技术的同步通信卡就是其中的一种。本文主要针对FPGA这一技术来探讨通信卡的设计与实现,研究有关通信卡的问题。     

超分辨测向中奇异值分解的FPGA实现

奇异值分解是超分辨测向技术的核心组成部分,现有的并行实现方案适用范围窄,运算量大,迭代时间长。为了满足测向接收机系统的高实时性需求,结合双边Jacobi算法的交换策略和单边Jacobi算法的求角结构,提出了一种改进的实现方法。该实现方法修正了脉动阵列的收敛性问题,提高了复数矩阵的收敛速度。同时,给出了算法的现场可编程门阵列(FPGA)实现结构。仿真结果证明该方案耗时在百微秒以内,能够应用于电子侦察设备。     

航空高速总线协议AS5643的FPGA实现

介绍并分析了拥有高确定性和可靠性的AS5643总线协议。为了将处理器从繁杂的协议 中解脱出来,提出了基于FPGA的AS5643协议实现方案,详细介绍了协议模块的系统设计及VH DL语言实现。实验证明该协议模块符合AS5643协议规范,该设计可应用于对总线性能要求较 高的综合化航空电子系统中。     

时变多普勒衰落信道硬件模拟的FPGA实现

针对不同散射环境下衰落信道具有不同的多普勒功率谱形状,提出了一种改进的复谐波叠加模型用于时变多普勒衰落信道的模拟,仿真分析了该方法输出信道衰落的幅值及相位连续性,并据此设计了基于FPGA硬件平台的时变多普勒衰落信道模拟器。硬件实测结果表明,该模拟器输出的时变多普勒功率谱与理论仿真非常吻合,可用于实际中多普勒功率谱实时变化场景的模拟。     

一种高性能并行计算架构的FPGA实现

针对传统的现场可编程门阵列（Field Programmable Gate Array,FPGA）开发方法效率低、不能充分利用芯片逻辑资源等问题,提出了一种高性能并行计算架构。设计了统一的软件、硬件编程模型,并提供FPGA操作系统层级的支持,将部分可重构技术应用于硬件线程的开发,使该架构具备资源管理和复用的能力。同时还设计了软件、硬件协同开发的流程。在开发板ZC702上进行了设计验证,评估了架构的额外资源消耗情况,并以排序算法为例展示了该架构多线程设计的灵活性。     

一种高速捷变并行调制矢量信号源的FPGA实现

在信号调制过程中,为了缩短载波生成的捷变时间,分析了影响捷变时间的因素。提出了单频信号的并行合成结构,解决了载波频率受现场可编程逻辑门阵列(FPGA)时钟限制的问题。为了解决调制过程中采样频率受时钟约束的问题,给出了矢量信号的正交并行调制结构。通过在FPGA上编写Verilog代码实现了时钟频率为160 MHz、采样率为1.92 Gsample/s的并行矢量信号调制,载波频率为200~300 MHz可变,捷变时间小于35 ns。结果表明,并行载波生成和并行调制的方法在克服系统时钟约束方面有较强的实用性。     

超混沌视频加密系统的FPGA设计与实现

随着多媒体技术的不断发展,视频信息安全愈发受到人们的关注。为解决视频信息的安全问题,提出了一种基于现场可编程门阵列(FPGA)技术的超混沌视频加密方法。在加密过程中,一方面FPGA控制数字摄像头实现实时彩色视频信息的采集;另一方面,在计算机密钥指令下,利用FPGA使超混沌系统产生有效的伪随机序列,实现对所采集视频信息的数据和地址的双重超混沌加密。给出了具体的超混沌视频加密算法和设计流程以及FPGA实现结果。安全性分析表明,明密文主观视觉对比显著不同,密钥空间大,视频图像统计特性的相关性弱,说明基于FPGA的超混沌视频加密系统加密效果良好可靠。     

TD-LTE多带宽数字下变频设计与FPGA实现

分时长期演进(TD-LTE)系统为了满足各种环境的需要,支持6种不同的带宽和基带速率。为了满足TD-LTE系统多带宽和多速率的要求,设计了一种兼容TD-LTE多带宽和多速率的多带宽数字下变频方案。方案中采用了时分复用技术、抽取滤波的合理搭配和高性能滤波器实现了资源优化和输出信号的高信噪比。此外,对数字混频器和抗混叠滤波器进行改进,设计出了基于坐标旋转数字计算法(CORDIC)的流水线型混频器和高速并行可配置滤波器。软件仿真和硬件测试证明了TD-LTE多带宽数字下变频的正确性,且具有灵活性、高性能和低资源消耗的特点以及较高的工程实用价值。     

数字中频正交采样及其FPGA实现

为满足高性能信号处理的要求,需要直接对中频信号进 行采样得 到正交的两路信号。分析了直接中频正交采样的基本原理,给出了其中最重要的滤波器设计 思想及其在FPGA上的硬件实现方法,并仿真验证该方法的有效性。理论分析和实验结果表明 ,这一方法可以满足高性能信号处理的要求。     

一种改进的多模数字下变频结构及其FPGA实现

针对目前多种通信模式的共存和发展趋势,对传统DDC结构进行改进,以适用于多模系统。提出了多模数字下变频改进结构与参数设计,完成了各模块Verilog代码编写和Modelsim仿真,并对Modelsim仿真结果进行分析和验证,验证了改进数字下变频的可行性;最后将代码移植到FPGA,并结合ETTUS射频板、自主设计的中频板以及友晶TR4 FPGA开发板多模硬件平台进行了板级调试,验证了多模功能的可行性,充分证明该结构能兼容WCDMA和TD-LTE两种模式,具有较高的实用性和通用性。     

JTIDS信号宽带接收方法及其FPGA实现

为了实现对联合战术信息分发系统(JTIDS)信号的宽带接收,设计了一种基于多相滤波器的信道化接收方法。该方法通过对JTIDS的模拟信道和数字信道进行合理划分,将宽带接收转化为多个窄带接收,然后再结合多相滤波器进行跳频频点检测,以实现全概率的JTIDS信号宽带接收。给出了此信道化接收模型的现场可编程门阵列(FPGA)实现方案,并对仿真和硬件测试结果进行对比分析。仿真与FPGA测试结果表明,该接收模型可以精确实时地接收JTIDS宽带信号。