地空衰落信道下JTIDS信号信噪比盲估计

针对地空衰落信道下联合战术信息分发系统（JTIDS）信号信噪比的估计问题,提出了一种适用于单脉冲和双脉冲时隙结构JTIDS信号的接收信噪比盲估计方法。首先,利用信道实时最大时延粗估计值确定无符号间干扰的数据区间;其次,基于JTIDS信号脉冲时隙结构中静默时间的保护间隔特性估计噪声功率;最后,根据选定区间数据的自相关函数估计接收信号的信号功率,从而估计出接收链路的信噪比。仿真实验结果表明,取单时隙样本长度时,在巡航、起降两种空中平台状态下,提出估计方法在较宽信噪比范围内具有良好的均方误差估计性能,可满足JTIDS系统的信噪比估计需求。     

JTIDS传输符号产生模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合对战术数据链的具体要求,设计 了一种JTIDS传输符号产生模块,该模块包含RS编码、交织、CCSK软扩频、CCSK码字加密等 若干子模块。首先介绍了Link16数据链传输符号的产生原理,对其各个子处理模块进行了设 计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FP GA芯片进行了JTIDS传输符号产生模块的系统级综合与仿真,并在该芯片的开发板上进行了 验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

高效非均匀数字信道化及信号重建技术

针对宽带接收机接收信号多,且信号在频谱上呈现非均匀分布的情况,提出了基于多 相离散傅里叶变换(DFT)滤波器组和信号重建的高效非均匀数字信道化的设计方法。该数字 信道化结构由分析 和综合两部分组成,采用同一组原型滤波器系数,通过对原型低通滤波器的优化设计提高其 带外衰减性能,以利用平行结构正交镜像滤波器组重建信号。与常用的并行数字下变频、多 级多相DFT滤波器组两种非均匀数字信道化方法运算量比较,该方法在信号重建失真很小的 情况下具有高效性和可行性。     

软件无线电发射机的FPGA实现

本文以软件无线电理论为指导,以π/4DQPSK调制为特例,重点介绍了软件无线电发射机数字信号处理部分在FPGA上的实现,主要包括数据映射、成形滤波、CIC插值滤波和NCO等。在设计上使用了基于多相滤波和单MAC的成形滤波器及高效CIC插值滤波器,使性能和资源占用率获得了较好的突破。与专用芯片相比,用FPGA实现的软件无线电发射机更具灵活性。     

可变波特率和载频的2FSK数字调制器的FPGA实现

设计了一种以Nios II为控制核心的波特率和载频均可变的2FSK调制器IP核,给出了 软硬件设计方案。 利用直接数字频率合成器（DDS）来合成调制器的调制频率,通过修改DD S的频率控制字,控制调制频率变化;通过修改可编程分频器的分频因子,控制波特率的变 化。利用嵌入式逻辑分析仪验证结果表明,本系统工作稳定,波特率和调制频率均可通过软 件进行精确设置。     

大频偏卫星扩频信号的基带处理算法的FPGA实现

多普勒频偏一直是卫星通信中不可忽视的消极因素。针对多路混叠的卫星扩频信号下变频以后所产生的大多普勒频偏,在匹配滤波结构中采取改进的部分相关算法,在基于并行导频的信道估计中根据信道状况改变估计长度,实现了大频偏下卫星扩频信号的基带处理。     

群信号信道化技术实现方法的仿真与分析

针对群信号中有用子信道信号检测和解调难度较大的问题,通过分析均匀数字滤波器组分析器的基本型,提出了将多相结构和奇偶分路应用于群信号信道化技术的方法。仿真结果表明,这两种方法都有效降低了算法复杂度,而奇偶分路法进一步提高了算法的运行效率,目前已通过硬件实现。     

TD-LTE多带宽数字下变频设计与FPGA实现

分时长期演进(TD-LTE)系统为了满足各种环境的需要,支持6种不同的带宽和基带速率。为了满足TD-LTE系统多带宽和多速率的要求,设计了一种兼容TD-LTE多带宽和多速率的多带宽数字下变频方案。方案中采用了时分复用技术、抽取滤波的合理搭配和高性能滤波器实现了资源优化和输出信号的高信噪比。此外,对数字混频器和抗混叠滤波器进行改进,设计出了基于坐标旋转数字计算法(CORDIC)的流水线型混频器和高速并行可配置滤波器。软件仿真和硬件测试证明了TD-LTE多带宽数字下变频的正确性,且具有灵活性、高性能和低资源消耗的特点以及较高的工程实用价值。     

二进制调制信号Duffing振子检测方法及其抗噪声机理分析

根据二进制调制信号的特点及Duffing振子微弱信号检测技术,研究了二进制调制信 号的Duffing振子检测原理,给出了2ASK、2FSK及BPSK调制信号的Duffing振子检测的方法和 流程。从Duffing振子与匹配滤波器处理待测信号的不同原理出发,研究了Duffing振子输入 前端信号信噪比提升的现象。指出二元通信信号的Duffing振子检测,无论调制方式如何, 其检测性能只与Duffing振子相变判别方式有关;并提出Duffing振子利用内置周期驱动力的 能量抵抗待测信号背景噪声的概念,从能量的角度分析了其抗噪声机理,解释了Duffing振 子对噪声“免疫”的原因所在。     

一种改进的多模数字下变频结构及其FPGA实现

针对目前多种通信模式的共存和发展趋势,对传统DDC结构进行改进,以适用于多模系统。提出了多模数字下变频改进结构与参数设计,完成了各模块Verilog代码编写和Modelsim仿真,并对Modelsim仿真结果进行分析和验证,验证了改进数字下变频的可行性;最后将代码移植到FPGA,并结合ETTUS射频板、自主设计的中频板以及友晶TR4 FPGA开发板多模硬件平台进行了板级调试,验证了多模功能的可行性,充分证明该结构能兼容WCDMA和TD-LTE两种模式,具有较高的实用性和通用性。     

一种提高AIS信号检测性能的设计方法及其应用

提出了一种提高船舶自动识别系统(AIS)信号检测性能的设计方法,主要包括两部分算法： 一部分是针对AIS系统 的码间串扰,采用基于GMSK调制方式的Viterbi解调算法;另一部分是针对AIS报文长度的不 固定,采用报文自动检测算法。在设计过程中,依据软件无线电设计思想,将基于GMSK调制 方式的Viterbi解调算法和报文自动检测算法组合成的设计方法,应用在Spartan-6系列的FP GA和 简单外围电路组成的双通道AIS中频数字化接收机中,从而提高了AIS信号检测性 能,使得中频信号载噪比大于10 dB时,误码率小于10-4。     

OFDM系统采样钟补偿算法及其FPGA实现

利用数字内插滤波器完成全数字域采样钟同步已广泛应用于OFDM数字接收机中.文中利用两个Farrow结构的内插滤波器,同时提高工作时钟对过采样信号进行数字域内插,完成接收端和发送端之间的采样时钟的完全匹配,并且根据硬件器件的特性和算法结构,逐级进行模块变量定点处理.基于实测数据的分析表明,该FPGA数字域采样钟补偿算法不仅有稳定的性能,而且其模块化设计也有利于更高阶算法或多通道系统的实现.