低压降稳压器

本稳压器电路允许输入-输出差低至0.1V。这样低的压降,可使你所设计的产品中使用最少量的电池单元。此电路提供5V的稳压输出并能给出最大500mA电流。由下式可选择R_1和R_2以产生其它输出电压: V_(OUT)=[(R_1/R_2)+1]V_(REF) 晶体Q_1是一大功率PNP器件,当其工作在     

调压式基线恢复电路

图中所示电路为一个非线性高通滤波器,可用作基线恢复电路。基线恢复电路在脉冲信号及交流信号测量中,可以减小由于放大器漂移或电磁噪声而叠加的直流信号,提高了信噪比。这一电路特别适用于象人体这样高阻抗信号源。与标准的频域滤波器不同,本电路对输入信号的变化率起作用,而不是对输入信号的频率起作用。在V_(OUT)端,该电路将输入脉冲信号的基线电平恢复到由V_(REF)设置的任意电平上。调节V_(PROGRAM)可以改变滤波器的截止频率,并决定I_1和I_2的大小。(如在模拟自适应滤波器应用中,可以用一个电压输出的D/A转换器来设置V_(PROGRAM)值,或者去掉R_(PROGRAM),用电流输出的D/A转换器来设置电流值)。要了解电路的工作原理,首先应注意到三极管镜象电流源作用。Q_2的集电极电流为Q_1的     

宽范围可调稳压器

图1是一可调稳压器的简化框图,该稳压器可提供对电流和电压的精密控制并且能自动从一种模式转换到另一种模式。图中电位器R_v设定所稳定的电压;R_1决定稳定电流。此设计避免了在电流电压稳定电路中经常的折衷,因精密运放IC_3作为一电压跟随器并作为具有零下降电压的电流传感器。利用从电压调整环中移去负载电流传感工作的方法,此运放允许电路完成电流和电压的精密调整;即IC_3仅允许负载电流I_s在自己的反馈电阻R_3内流过而强迫V_(OUT)等于被稳定的电压(V_(AB))。因而电压工作模式有下面关系存在: V_(OUT)=V_(AB)+∈_V=V_(REF)R_V/R_1+∈_V, 式中∈是加到V_(AB)上的误差电压: ∈_V=±V_(OS)-I_LR_S/A_O V_(OS)和A_O分别是IC_3的输入失调电压和开环增益。例如将运放07的保证说明书与I_SR_S的最大值相结合(0.6V)得到对于任何输出电压,∈_V≤27V。在电流控制模式, I_L=I_S+∈_1≈V_(REF)R_I/(R_2R_S)+∈_1, 和∈_1=±(I_(OS)+I_B/2) 式中∈为IC_3的误差贡献,I_B和I_(OS)是IC_3的输入偏置和失调电流。再者,从OP-07保证说明书得到作为一个绝对值,对于任何负载电流∈_1≤4nA。利用补偿Q_1的截止电流I_(CO)的方法,电流吸收I_Q>I_(CO)把输出电流的较低限范围扩展到接近于零。二极管D_1和D_2保证此补偿使输出接近于0V。图2给了一实际的电路图,它可提供范围从0-300V和10nA到20mA的稳定输出。精度和漂移实际上与REF-05稳压器(IC_5)相同。额外的元件(同图1比较)加强了分辨力和可靠性。例如,D_8-D_(13)防止运放输入过载。频率补偿元件是在电压环内C_1,R_5,C_2和R_7以及在电流环内的C_3和R_1~0。Q_4提高IC_4的输出电流能力。Q_3,D_1,D_2和R_2构成电流吸收电路(如图1中I_Q)。为了修正在主电流控制环内慢响应引起的任何可靠性损失,Q_2和R_1形成输出电流的快速控制通道。     

计算双极性信号均方根电路

在图中,一个模拟乘法器IC就可计算双极性输入信号的均方根幅度。通常情况下,定义的均方根仅对正极性幅度而言,而在此电路中对正输入时,电路输出为V_(IN)~(1/2),而负输入时为: -|V_(IN)|~(1/2) 尽管IC_1可以处理双极性信号,在输出端加     

一种简单的测速电路

图中所示的测速电路仅需一片IC(除计数器外),其精度可达到以前介绍的三片IC的电路精度并且消除了游移现象。标准的轴旋转码盘A和B通道产生与轴旋转同频的方波信号。A的相位超前或滞后于B90°,其取决于旋转方向。为了获得最大分辨率,测速电路必须计数A和B信号每一次状态变化,输入的每一次变化在IC_(1A)输出端产生一次状态变化,并在IC_(1c)的输出端产生1μs的负跳变,时钟脉冲的正跳变沿使计数器加或减计数。加或减由轴旋转方向确定。一般选择R_1C_1时间常数大约是R_2C_2乘积的二倍,以保证与时钟脉冲正沿有关的加/减计数信号有一适当的建立时间和保持时间。IC_(1c)产生与IC_(1A)正或负变化相同周期的时钟脉冲,满足了定时要求。     

用异或门倍频计数频率

如图所示在第一级数字计数器间插入一个异或门,构成的倍频电路,可以用于有噪声干扰的工业环境,电路可用一般的计数器和异或门构成。将异或门串接在计数器的时钟输入端成为一个数字控制的反相器。计数器的最低位输出作为控制信号。电路复位后,计数器的Q_0输出为低电平,异或门IC_1(MC14070B)相当于一个同相缓冲器。计数器IC_2(MC14518)在时钟正跳变边沿计数。当时钟输入正跳时,IC_2的Q_0输出变为高电平(图b),这时的异或门又相当于一个反相器。在输入信号的负跳边沿出现时,计数器的时钟输入端产生正跳变,又使Q_0输出变为低电平。输入信号使这一系列操作重复进行,其结果时钟信号的频率为输入信号频率的2倍,     

频率稳定度的表征

研究一信号产生器,其瞬时输出电压V(t)可表为: v(t)=[V_0 (t)]sin[2πv_0t φ(t)] 式中:V_0和v_0分别表示输出的标称副度及频率。只要(t)和φ(t)=(dφ/dt)在整个时间t内均足够小,就可把偏离标称频率的相对瞬时频率偏差可定义为 y(t)=φ(t)/2πv_0 建议以函数y(t)的谱密度Sy(f)作为频率稳定度测度的定义。这里,Sy(f)为单边谱密度。     

频率稳定度

一、定义(略)二、测量方法根据上述定义、有时域和频域两类测量方法。首先介绍时域测量方法。在图2—19中,根据所要求的精度把参考及被测振荡器的频率 V_1和 V_2 进行几次倍频,然后混频变换成频率为 V_c 的低频率的拍频信号,再用计数器测量与拍频信号 M 个周期相当的时间     

新颖应用电路·实用电路集(ANP.416～421)

416.简单信号发生器这种信号发生器提供两种电平的440Hz正弦波输出.供电电源处于1.5V和16V之间,因此,一个1.5V的单电池就能作供电电源。运算放大器IC(1a),作为一个矩形波发生器;R_4和C_1的值,决定于这种器件触发输出的频率。预调P_1能将输出调整为方波(可通过收听者来调整,而失真度最小)。网络R_5—R_6—C_2在信号与一部分电源     

信号发生器的频率合成

采用直接数字频率合成技术设计了双通道正弦信号发生器,可以输出两路频率相同、相位差可调的正弦信号.该信号发生器具有频率稳定度高及调频、调相迅速的优点.     

降低交流耦合触发器功耗

在通常使用的交流耦合RC触发器中,小的RC时间常数是功率消耗主要原因(见图a)。例如,100ns的RC器件,消耗功率10mw一是两片LSTTL门的两倍多。但若按图(b)简单地重新连接R_2和R_1,其电路功耗减半而性能更佳。图(b)中的电阻接法消除了电路中RC网络不工作时的损耗。例如,当IC_(1a)的2脚输入是逻辑“0”时,R_1和R_2功耗为零,这是因为电阻的两端电压都是5V。同时,IC_(1b)的输出逻辑“0”让电流通过R_3和R_1并在5脚输入端产生3V电压(逻辑“1”)。负跳变加在C_2上触发该触发器;而类似的信号加在C_1上将再次触发触发器。值得一提的是:在电路中,未工作的RC网络把门电压提升到V_(cc)(不在门输入线性区,会增加功耗)。     

用非线性负载扩展PLL的频率范围

对于锁相环PLL芯片,如74HC4046(见图),通常用外接电容和电阻设置其内部压控振荡器(VCO)的频率范围。用一非线性电阻取代固定电阻R_1,可以使VCO的频率范围扩大,扩大因子为50或更大些。按图中所示元件参数,4046的11脚连接R_1时,其频率范围是17     

基于MCS51技术信号发生器的设计

本设计以单片机AT89S52为控制核心,采用直接数字频率合成(DDS)技术,实现正弦波、方波、三角波输出。信号源以AD9851为核心,可实现信号可调输出,带宽可达10Hz～1MHz。本信号源具有数控调节0～6.2V正弦峰-峰值和频率的功能,能实时显示各状态参数,此外还具有扫频仪功能。     

具有均匀响应的可编程稳压器

对于图示电阻值,本电路的可调稳压器即可提供22V也能提供5V输出,这取决于V控制的状态(0或5V)。进而,输出的线性,对称的上升和下降时间在偏程EPROM和EEPROM中相当有用。当V控制=0V时,电阻R_1,R_2决定V_(OUT)。     

函数信号发生器

本系统设计一个函数信号发生器,以msp430为控制核心,结合dds芯片ad9850,首先产生100hz～200khz(可扩展至1mhz)频率可调的正弦波信号,再经波形变换电路,产生方波和三角波信号;通过使用电压放大,可以在1kΩ负载电阻上使100hz～200khz范围内的正弦信号输出电压幅度峰峰值vp-p在0-5v内可调.系统采用lcd显示及语音提示,控制方便.     

频率和相位闪烁效应及频率源中的白频率和白相位起伏

引言信号发生器的频率稳定度可用Y(t)的单边带频谱密度表征。Y(t)是信号发生器标称频率信号输出电压V(t)的相对频率偏移。因此假定 V(t)=[V_0 ε(t)]Sin[2πv_0 φ(t)] (1) Y(t)=φ(t)/2πv_0 (2) S_y(f)=(1/2πv_0)~2S_φ(f) (3) S_y(f)=(1/v_0)~2f~2S_φ(f) (4)虽然S_y(f)是频率源的频率稳定度的基本定义,也是频率和时间技术委员会频率稳定度IEEE分会所推荐的定义,而采用射     

16位R/D转换电路

本电路给出对一分相器(机电轴位置传感器)提供激励和用16位分辨力数字化所得到的转子信号的奇妙方法。电路用正弦和余弦波形驱动分相器的两组定子绕组,然后用PLL(IC_4)和16位分频器(级联的计数器IC_5和IC_6)转换转子输出。此转换率为60采样/秒。因为分相器定子信号是正交的,它们在分     

利用 FPGA 实现三相正弦直接数字频率合成器

利用 FPGA 芯片及 D/A 转换器,采用直接数字频率合成(DDS)技术,设计并实现了相 位、频率可控的三相正弦信号发生器。正弦调制波的产生采用查表法,仅将1／4周期的正 弦波数据存入 ROM 中,减少了系统的硬件开销。仿真和电路测试表明,输出波形完全达到 了技术要求,证明了设计的正确性和可行性。     

一种新的正弦信号频率和初相估计方法

提出了一种新的正弦信号频率和初相估计方法——频谱遍历法。该方法通过改变理想 正弦信号频谱峰值实现对采样信号频谱峰值的遍历。分析了噪声对信号频谱幅度的影响,并 以此给出了谱线遍历范围的选取准则。先估计频率,采用移频操作达到了良好的频域稳定性 ;再估计相位,避免了相位测量模糊的问题。在信噪比为6 dB、采样点数为1 024 的情况下,频率估计均方根误差约为DFT频率分辨率的0.8%,初相估计均方根误差约为1.5 °。Monte Carlo仿真表明,在达到一定信噪比或采样长度时,该方法的频率估计精度可突 破CR下限,初相估计精度基本达到CR下限。     

1000倍的倍频电路

用10片4000系列CMOS逻辑电路和几个无源器件就可构成对低频数字信号多倍频的电路.文中所示电路的输出信号频率为f_(ouT)=600f_(IN),这里600是由3个4018组成的n分频器设置的.振荡器IC_(IC)给该计数器提供250KHz的计数信号.4040二进制计数器在输入信号的每