TD-LTE多带宽数字下变频设计与FPGA实现

分时长期演进(TD-LTE)系统为了满足各种环境的需要,支持6种不同的带宽和基带速率。为了满足TD-LTE系统多带宽和多速率的要求,设计了一种兼容TD-LTE多带宽和多速率的多带宽数字下变频方案。方案中采用了时分复用技术、抽取滤波的合理搭配和高性能滤波器实现了资源优化和输出信号的高信噪比。此外,对数字混频器和抗混叠滤波器进行改进,设计出了基于坐标旋转数字计算法(CORDIC)的流水线型混频器和高速并行可配置滤波器。软件仿真和硬件测试证明了TD-LTE多带宽数字下变频的正确性,且具有灵活性、高性能和低资源消耗的特点以及较高的工程实用价值。     

一种数字中频接收机的设计与实现

介绍了一种数字中频接收机的设计，对接收机的各个组成部分进行了原理分析和推导，包括可变带宽滤波器、ADC、基于多相滤波器的数字正交变换、抽取滤波器设计、基带信号处理单元设计，得出样机的各样性能参数。     

基于椭圆球面波函数的数字带通滤波器设计

为设计频谱性能优良的有限冲激响应(FIR)数字带通滤波器,从窗函数的性质及选择指标出发,分析了椭圆球面波函数(PSWF)作为窗函数的优势;在此基础上根据数字滤波器设计的原理和要求,选择0阶基带椭圆球面波函数作为窗函数设计数字带通滤波器,并利用微分方程状态转移矩阵逼近的PSWF求解算法,给出了基于PSWF的FIR数字带通滤波器设计方法。理论分析和仿真结果表明：PSWF数字带通滤波器具有较低的设计复杂度,与Kaiser滤波器和Blackman滤波器相比,其旁瓣衰减有超过7 dB的优势,且具有与两种滤波器相当的通带波纹波动和过渡带宽。     

用FPGA实现数字下变频

在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insigllt公司的FPGA开发系统,用测试电路实测了数字下变频的性能。     

基于FPGA的TDM FIR数字滤波器的设计及硬件实现

介绍了一种可实现对高速率、高采样率信号进行实时处理的滤波器——TDM（Time-Domain Multiplexing）FIR数字滤波器的设计方法，并且给出了一个32阶的高速实时TDM FIR数字滤波器的软件仿真及硬件实现过程。     

基于数字梳状滤波器在Y/C分离中的运用

数字滤波器是一个离散系统,处理的是离散信号。采用数字梳状滤波器来实现亮度信号和色度信号的彻底分离,极大地提高了图像的清晰度。     

一种用时域方法实现的调整数字脉冲压缩器

本文介绍了一种在时域上用ＦＩＲ滤波器实现高速数字脉冲压缩器的方案设计，并给出了该数字脉冲压缩器对小时带积截断高斯窗非线性调频（ＮＬＦＭ）信号进行修正型匹配滤波处理的性能实测结果。     

基于数字梳状滤波器在Y/C分离中的运用

数字滤波器是一个离散系统,处理的是离散信号.采用数字梳状滤波器来实现亮度信号和色度信号的彻底分离,极大地提高了图像的清晰度.     

数字滤波器概论

本文介绍数字滤波器的使用,并讨论这些滤波器的能力、限制以及在实时状态下直接取代普通的有源或无源滤波器的应用要求。同时叙述了基本工作原理并阐明了振幅和相位特性。这种技术具有很多的优点:非常精确无漂移工作,易于改变滤波器的特性和体积小等。此外,还有一些数字滤波器可以获得线性相位特性。本文举了一个线性相位低通滤波器的设计例子。     

高效非均匀数字信道化及信号重建技术

针对宽带接收机接收信号多,且信号在频谱上呈现非均匀分布的情况,提出了基于多 相离散傅里叶变换(DFT)滤波器组和信号重建的高效非均匀数字信道化的设计方法。该数字 信道化结构由分析 和综合两部分组成,采用同一组原型滤波器系数,通过对原型低通滤波器的优化设计提高其 带外衰减性能,以利用平行结构正交镜像滤波器组重建信号。与常用的并行数字下变频、多 级多相DFT滤波器组两种非均匀数字信道化方法运算量比较,该方法在信号重建失真很小的 情况下具有高效性和可行性。     

基于∑-△技术的DBF中抽取滤波器设计

介绍了在基于∑-Δ技术的数字波束合成(DBF)中抽取滤波器系统设计方法和具体实现方案。CIC滤波器、补偿滤波器、FIR滤波器三级级联方式一方面降低了采样率,另一方面对∑-Δ调制完成解调。通过实例仿真,证明了设计的可行性。     

码移键控系统的性能分析

讨论了码移键控(CSK)基本原理、基于数字匹配滤波器(DMF)的快速捕获结构和用相关乘法器代替数字匹配滤波器的快速捕获结构,并对CSK系统的接收性能进行数学分析,得到了数据码错误率公式。     

一种Farrow结构数字延时滤波器的设计

普通数字延时滤波器虽然结构简单，但系数计算过程复杂，在延时参数快速变化时，系数更新速度无法满足实时性要求，在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波，延时参数改变时，无需重新计算滤波器系数，更容易在现场可编程门阵列(FPGA)上实现。介绍了一种Farrow结构数字延时滤波器，提出采用基于对称结构的滤波器系数求解方法，并经过加权优化，获得最终Farrow滤波器的系数。系数计算过程中，通过对设计所得Farrow滤波器延时精度和误差的分析，调整加权因子的取值和滤波器阶数，进而提高延时精度。计算机仿真结果证明了加权对称系数求解Farrow滤波器系数方法的有效性和实用性。     

基于SKA1-low的数字波束形成技术

为配合我国参与平方公里射电阵（SKA）项目,深入理解数字波束形成条件下的射电干涉观测和相应数据处理算法,提出了基于多相滤波器组信道化数字移相波束形成和基于分数阶时延滤波器数字波束形成两个技术算法,前者使用互相关法求解相移量来提高波束指向精度,后者是传统算法与射电观测理论的有效结合。首先,详细介绍了算法的理论推导并分析了它们的优缺点;然后,通过仿真实验验证了这两个算法的正确性,仿真结果表明基于多相滤波器组信道化数字移相波束形成算法相比传统算法具有一定的优越性;最后,分析了不同阶数时延滤波器对波束形成的影响并得出了相应结论。这些仿真结果及结论可为从事SKA项目的科研人员提供参考。     

论有源电力滤波器

介绍了有源电力滤波器基本工作原理及其容量定义,并对并联型有源电力滤波器和串联型有源电力滤波器优缺点进行比较,为合理选择有源电力滤波器提供了依据。     

基于DSP的数字滤波系统研究

采用了TI公司的TMS320VC5402数字信号处理器,设计了一个价格低、功耗小、精度高的数字滤波器硬件系统。     

基于FPGA的高速DUC设计与高效实现

提出了一种基于FPGA实现高速数字上变频（DUC）的方法。该方 法采用一种新的多相内插滤波器的高效实现结构,利用多相内插滤波器中各分支滤波器间系 数的特点,使多相内插滤波器消耗的乘法器数量减少一半;并采用一种并行结构的数控振荡 器（NCO）,可产生高数据率的上变频本振信号。利用该方法为某雷达中频回波模拟器设计 了DUC模块,其输出数字中频信号的数据率可达1.2 Gsample/s,只消耗了少量资源,满足项 目需求。     

软件数字下变频技术研究

本文讨论了软件无线电接收机中数字下变频处理的高效算法和结构，其目的是在DSP中用软件完成数字下变频处理，这样可省去专用数字下变频器（DDC）硬件集成电路，并增强中频处理的灵活性，适应性，文中指出将混频、抽取、滤波结合在一起完成将大大减少运算量，并分析了将CIC滤波器与内插的二阶多项式滤波器组合进行有效抽取滤波的设计方案，仿真结果表明该方案有效可行。     

乘积型指数滤波器及其在多目标时延估计中的应用

指数滤波器是一类新构造出来的输出信噪比和目标时延分辨力随指数变化的滤波器,该滤波器在损失一定输出信噪比的前提下可以有效提高目标时延分辨力,从而提高目标时延估计精度,但仅采用单个指数滤波器仍存在输出信噪比和目标时延分辨力均达不到实际需求的情况。在乘积型高阶模糊函数乘积运算的启发下,在指数滤波器的基础上提出了一种新的乘积型指数滤波器,并分析了该乘积型指数滤波器的输出信噪比及目标时延分辨力等性能。仿真实验表明,所提的乘积型指数滤波器在低信噪比情况下可以更有效提高多目标时延估计精度,且算法简单易于实现,适用于背景复杂的多目标参数估计任务。     

IIR数字滤波器的设计与实现

本文主要介绍了了满足立体声广播数字传输终端机中滤波器技术指标的数字滤波器的设计与实现。