共查询到20条相似文献,搜索用时 31 毫秒
1.
2.
《国际商务研究》1989,(3)
如图所示在第一级数字计数器间插入一个异或门,构成的倍频电路,可以用于有噪声干扰的工业环境,电路可用一般的计数器和异或门构成。将异或门串接在计数器的时钟输入端成为一个数字控制的反相器。计数器的最低位输出作为控制信号。电路复位后,计数器的Q_0输出为低电平,异或门IC_1(MC14070B)相当于一个同相缓冲器。计数器IC_2(MC14518)在时钟正跳变边沿计数。当时钟输入正跳时,IC_2的Q_0输出变为高电平(图b),这时的异或门又相当于一个反相器。在输入信号的负跳边沿出现时,计数器的时钟输入端产生正跳变,又使Q_0输出变为低电平。输入信号使这一系列操作重复进行,其结果时钟信号的频率为输入信号频率的2倍, 相似文献
3.
主要的研究讨论对象是用数字处理器实现自适应数字信号处理中基于LMS的AWVM权向量方法检测及恢复弱信号,用于语音信号中强噪声的消除。同时也证明用美国德州公司生产的TMS320C5X通用数字处理器实现基于LMS的AMVW算法的可行性。 相似文献
4.
5.
6.
7.
《国际商务研究》1989,(3)
图中所示的测速电路仅需一片IC(除计数器外),其精度可达到以前介绍的三片IC的电路精度并且消除了游移现象。标准的轴旋转码盘A和B通道产生与轴旋转同频的方波信号。A的相位超前或滞后于B90°,其取决于旋转方向。为了获得最大分辨率,测速电路必须计数A和B信号每一次状态变化,输入的每一次变化在IC_(1A)输出端产生一次状态变化,并在IC_(1c)的输出端产生1μs的负跳变,时钟脉冲的正跳变沿使计数器加或减计数。加或减由轴旋转方向确定。一般选择R_1C_1时间常数大约是R_2C_2乘积的二倍,以保证与时钟脉冲正沿有关的加/减计数信号有一适当的建立时间和保持时间。IC_(1c)产生与IC_(1A)正或负变化相同周期的时钟脉冲,满足了定时要求。 相似文献
8.
9.
10.
11.
《国际商务研究》1989,(3)
在通常使用的交流耦合RC触发器中,小的RC时间常数是功率消耗主要原因(见图a)。例如,100ns的RC器件,消耗功率10mw一是两片LSTTL门的两倍多。但若按图(b)简单地重新连接R_2和R_1,其电路功耗减半而性能更佳。图(b)中的电阻接法消除了电路中RC网络不工作时的损耗。例如,当IC_(1a)的2脚输入是逻辑“0”时,R_1和R_2功耗为零,这是因为电阻的两端电压都是5V。同时,IC_(1b)的输出逻辑“0”让电流通过R_3和R_1并在5脚输入端产生3V电压(逻辑“1”)。负跳变加在C_2上触发该触发器;而类似的信号加在C_1上将再次触发触发器。值得一提的是:在电路中,未工作的RC网络把门电压提升到V_(cc)(不在门输入线性区,会增加功耗)。 相似文献
12.
英特尔新推出的810整合芯片组不仅确立整合型芯片组的地位,配备810整合芯片组的810主板架构也因此有所改变。相较以往的主板架构,810整合型主板都新增一个类似AGP插槽,但是长度较短的AMR插槽。一般声卡和Modem卡除了处理数字讯号外,都需要将数字信号转换为音频信号输出至喇叭或电话线,因此在电路板上同时存在数字信号电路及音频输出信号电路,但是电路板上同时存在数字信号与音频信号将造成干扰。英特尔(Intel)与Rockwell公司所共同制定的AMR(Audio/Modem Riser)附加卡规格可解决这个问题,AMR规格将声音及数据处理的数字信号和音频信号分开。目前许多芯片组如英特尔的810、威盛电子的VIA ApolloPro Plus及矽统科技的SiS 620芯片组等都已内置声音及数据控制芯片,处理 相似文献
13.
14.
15.
数字信号处理(dsp)是门涉及许多学科而又广泛用于许多领域的新兴学科.本文概述了数字信号处理技术的发展过程,分析了dsp处理器在多个领城应用状况,介绍了dsp的最新发展,对数字信号处理技术的发展前景进行了展望. 相似文献
16.
介绍了在VOR导舨接收机中,通过运用数字信号处理技术,实现原先模拟电路的功能,对VOR系统中关键的比相环节进行了数字处理设计,分析了可能遇到的问题和应对办法,使VOR系统能够正常的定向导航 相似文献
17.
18.
19.
模数变换器的几种典型结构及其应用 总被引:1,自引:0,他引:1
ADC(模数变换器)作为连接模拟电路与数字信号处理器之间的桥梁,围绕看精度和速度2个方向快速发展,并出现了多种结构,且各具特色。文中主要对目前主流的4种结构的性能特点、电路的复杂程度、采样速度和应用领域等方面进行了对比研究,最后介绍了被广泛地应用于软件无线电、数字中频接收机等系统中的流水线型ADC的现状及其发展趋势。 相似文献