基于FPGA的直流电机测速控制系统设计

文章详细的研究了FPGA控制电路对直流电机的控制,信号采集,信号处理及LED数码管显示。针对以往设计的不足,采用了以高度集成的FPGA芯片为核心的设计方式,来实现增量式光电编码器输出信号的处理。     

基于FPGA的网络三相电能表设计

文章介绍了基于FPGA的网络三相电能表的系统总体设计方法。通过FPGA设计SOPC系统与AD73360信号采集板连接,由FPGA控制AD73360进行数据采集,然后再对采集的数据进行处理。重点分析了采用FPGA和SOPC技术的网络三相电能表的软硬件设计方法。该网络三相电能表具备电力参数监测、电能质量分析(谐波分析)、网络远程报文发送等功能。     

基于FPGA的正弦信号发生器的设计

本文基于FPGA设计了一个正弦信号发生器,采用直接数字频率合成(DDS)技术,实现了信号发生器的频率、相位可以控制。并对系统进行了Modelsin功能仿真,仿真结果证实此次设计有较好的可靠性,且产生的波形最高频率可以达到1.25M,频率稳定度在1%以内。     

嵌入式多模式干扰机信号产生的研究与实现

"决策模块"接收到天线从自由空间接收到的无线电信号后进行信号时延转发干扰、本地产生信号干扰方式选择,同时为功放提供增益控制调节干扰信号的功率。文章针对设计的军事无线通信智能干扰机结构,介绍了该干扰机各模块的功能、作用,研究了"多模式信号数字实现单元"的FPGA实现。     

基于PCI的多通道数据采集系统设计

文章介绍基于PCI总线的多通道数据采集系统设计方法。本系统由高速高精度A／D转换芯片、高性能FPGA芯片、PCI总线接口芯片等组成，重点阐述系统的硬件设计及FPGA各个模块逻辑功能的实现，以此实现了以FPGA为控制核心可同时采集的多通道数据采集系统。     

基于突发模式的自组网物理平台的设计与实现

针对无线突发模式的自组网通信系统,设计了基于FPGA和ARM的自组网物理平台实现方案,FPGA处理收发端的基带信号,ARM进行协议处理;根据主要芯片的选型,设计了主要模块之间的电路接口。实践表明,该方案能够完成自组网通信网络的要求。     

线性调频信号产生方法研究

本文利用FPGA与DAC5686完成了线性调频信号产生电路的设计与实现,该方法降低了系统软硬件设计的难度,缩短了开发周期,并提高了设计的可靠性,具有较高的实用价值和良好的应用前景。文章分析了线性调频信号,给出了信号产生电路硬件设计和控制电路软件设计方案,并通过功能实现验证文中方法的有效性。     

正交信号发生器的FPGA设计与仿真

正交信号发生器的FPGA实现通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的实现方案,可有效地节省FPGA的硬件资源。并根据DSP开发工具DSP Builder的优点,采用VHDL文本与Simulink模型图相结合的方法进行了FPGA设计,仿真结果验证了设计的正确性及可行性。     

多功能计数器

本系统采用AT89C52与FPGA为控制和数据处理中心，实现了正弦信号的高精度宽频带测量和相位的精确测量。整个系统由饱和放大部分、移相部分、过零比较部分组成，系统采用等精度法和测周法相结合的方法，实现了频率1Hz-35MHz、有效值2mv-5v的正弦信号频率的精确测量，并且通过计数法可以测量10Hz-100kHz正弦信号的相位移动。本系统通过128＊64点阵液晶和3＊8的键盘进行人机交互，操作简单，界面友好。     

基于FPGA的简易数字信号发生器设计

数字信号发生器作为科研和从事电子设计工作的一项重要设备,相比传统的模拟信号发生器,它具有测量信号的准确度高、精度高、变换速度快等优点。文献介绍的一种数字信号发生器,是由FPGA芯片通过设计并制作完成的。文中重点讨论了如何用FPGA实现码率、滤波器设计、恢复时钟的电路设计等,可为参与数字信号发生器设计的工作人员提供一定的参考价值。     

基于FPGA的简易数字信号发生器设计

数字信号发生器作为科研和从事电子设计工作的一项重要设备,相比传统的模拟信号发生器,它具有测量信号的准确度高、精度高、变换速度快等优点。文献介绍的一种数字信号发生器,是由FPGA芯片通过设计并制作完成的。文中重点讨论了如何用FPGA实现码率、滤波器设计、恢复时钟的电路设计等,可为参与数字信号发生器设计的工作人员提供一定的参考价值。     

基于嵌入式平台的高速CCSDS帧处理设备设计

针对空间链路数据传输速率的提高,设计了一种基于嵌入式PowerPC和FPGA平台的高速、可配置的实时帧处理系统。主要描述了系统的硬件电路,采用了PowerPC作为主处理器进行控制与数据处理;采用FPGA作为外部输入输出接口,并进行CCSDS帧的解析处理。FPGA映射到PowerPC中EMIF一段地址空间,通过总线进行数据交互。FPGA设计采用VHDL语言描述,主要对帧同步机制、RS译码进行设计。PowerPC设计采用Vxworks系统,满足实时性要求。实践证明系统的高速性和高可靠性。     

基于FPGA的中频电源的任意占空比的n分频器设计

在基于FPGA的中频电源的数字逻辑电路的设计中,常会遇到不同频率的信号,而系统自身的震荡源往往不能满足设计者的要求.本文给出了一种能实现任意占空比任意整数的分频方法,并以5000分频为例,介绍了在QUARTUSⅡ9.0软件下,用Verilog HDL硬件描述语言设计FPGA的分频器.程序通过QUARTUSⅡ9.0仿真和测试,实验结果满足设计要求。     

嵌入式设计在FPGA快速开发中的应用

基于FPGA的数据采集处理方案一般开发周期较长，在短周期任务流程中往往会给开发者带来较大的工作压力，本文论述了利用FPGA内嵌PPC嵌入式处理器进行数据处理的可行性，在保证数据处理速度及精度的前提下，缩短FPGA开发周期，降低设计复杂度，解放代码设计人员。     

一种基于FPGA的直接序列扩频通信系统发射端的设计

利用Altera公司所提供的FPGA开发平台QuarusⅡ6.0对所设计的相关模块进行仿真,并对仿真出的结果作出了分析与研究,结果说明本设计能够完成扩频通信系统的信号的传输。     

基于FPGA的波形存储与回放系统

设计基于QuartusⅡ11.0开发平台,采用VHDL语言,在FPGA芯片上设计实现AD数据采样、触发电路、数字信号发生、键盘控制、存储显示等多个功能模块;并且在系统断电恢复后,能连续回放已采集的信号,显示在示波器上。系统具有良好的稳定性和可靠性,外围电路简单,便于操作,很大程度上减少了硬件电路的搭建,提高了整体系统的性能。     

基于FPGA和CAN总线的20通道频率测量系统设计

文章设计以FPGA和STM32为核心设计频率测量系统,充分利用可编程逻辑器件集成度高,并行性强的特点,将20通道信号的频率测量集成在一块FPGA中实现,本频率测量系统作为一个系统的一个部分,通过CAN总线与其他设备相连,各个系统之间按照CAN协议进行通信。     

基于FPGA的DDS信号发生器的简单实现

文章介绍利用现场可编程逻辑门阵列FPGA实现直接数字频率合成（DDS）的原理，以及以DDS为核心的信号发生器。探讨DDS技术在FPGA中的实现方法，提出采用ALTERA公司的FLEX系列FPGA芯片FLEX10K进行直接数字频率合成的VHDL源程序。     

一种基于FPGA的简易逻辑分析仪的设计和实现

逻辑分析仪已成为数字电路与系统实验教学的必要设备。文章采用了ARM7系列嵌入式微处理器实现了人机界面。采用了低成本、高性能FPGA设计了数据获取电路,完成了同步、触发、延迟计数和存储控制等功能模块。使用VHDL语言和模块化方法进行了FPGA的设计,确保了设计的可行性,缩短了开发周期。通过验证,设计出的低成本、普及型逻辑分析仪各项功能指标基本达到预期设计要求。     

直接数字频率合成器的设计与应用

在信号发生器的设计中,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差。本设计是用直接数字频率合成器,设计出两个相互正交的信号,DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。使用单片机灵活的控制能力与FPGA器件的高性能、高集成度相结合,可以克服传统DDS设计中的不足,从而设计开发出性能优良的DDS系统。