全文获取类型
收费全文 | 774篇 |
免费 | 108篇 |
专业分类
财政金融 | 57篇 |
工业经济 | 77篇 |
计划管理 | 168篇 |
经济学 | 24篇 |
综合类 | 49篇 |
运输经济 | 5篇 |
旅游经济 | 2篇 |
贸易经济 | 406篇 |
农业经济 | 9篇 |
经济概况 | 44篇 |
信息产业经济 | 16篇 |
邮电经济 | 25篇 |
出版年
2024年 | 2篇 |
2023年 | 8篇 |
2022年 | 17篇 |
2021年 | 20篇 |
2020年 | 15篇 |
2019年 | 25篇 |
2018年 | 17篇 |
2017年 | 25篇 |
2016年 | 21篇 |
2015年 | 28篇 |
2014年 | 62篇 |
2013年 | 48篇 |
2012年 | 64篇 |
2011年 | 66篇 |
2010年 | 44篇 |
2009年 | 44篇 |
2008年 | 47篇 |
2007年 | 43篇 |
2006年 | 32篇 |
2005年 | 29篇 |
2004年 | 56篇 |
2003年 | 48篇 |
2002年 | 28篇 |
2001年 | 22篇 |
2000年 | 22篇 |
1999年 | 7篇 |
1998年 | 10篇 |
1997年 | 5篇 |
1996年 | 2篇 |
1995年 | 4篇 |
1994年 | 6篇 |
1993年 | 6篇 |
1992年 | 1篇 |
1991年 | 1篇 |
1990年 | 1篇 |
1989年 | 4篇 |
1988年 | 1篇 |
1984年 | 1篇 |
排序方式: 共有882条查询结果,搜索用时 15 毫秒
31.
如何更为高效的对固定资产进行管理应用,已成为各高校资产管理部门亟待解决的难题。本文以广东机电职业技术学院固定资产管理系统为例,诠释了条码系统在高校固定资产管理中的应用与实现。 相似文献
32.
以Turbo码基本理论和算法为基础,依据无线信息传输的实际要求和Taylor级数的基
本原理,提出了一种Turbo码的Taylor-Log-MAP高效译码算法。该算法对基本的Log-MAP
算法中K运算利用Taylor级数进行展开,针对实际的信道需求对展开式进行截断,实现了Tur
bo码
的最佳译码。与传统的对数域最大后验概率译码算法相比,该算法基本保持了优良的译码
性能,同时避免了复杂的对数运算,减小了运算量。仿真结果表明,与现
有的RS码性能相比,使用Turbo码可以获取5 dB的信噪比增益。 相似文献
33.
为了简化深空探测器无线测量系统设计,解决下行系统受功率、带宽等因素限制遥测信号和测距信号权衡设计问题,在再生伪码测距技术的基础上,提出了一种基于遥测信号测距的新方法,以遥测数据符号代替测距伪码的功能,利用地面跟踪环路对遥测信号的跟踪测量实现下行测距,减少了独立的下行测距信号。分析和仿真结果表明:新方法简化了下行信号形式,降低了系统实现复杂度,在遥测码速率为100 kbit/s左右时,随机测距误差优于传统再生伪码测距模式,且随着遥测码速率的增加测距精度进一步改善。 相似文献
34.
根据全球定位系统(GPS)的信号特点,介绍了GPS接收机利用L1频段C/A码进行伪码测
距的原理和方法,提出了一种简单、易行的位同步环设计
方法,并与传统设计方案进行了对比。最后,对影响伪距测量值的因素进行了讨论,给出了
误差计算的方法,分析了对测距精度的影响。 相似文献
35.
针对短码、周期长码直扩信号在不同的时延下伪码序列估计问题,提出了一种基于奇异值分解的盲解扩算法。在已知信息码元速率和伪码周期条件的前提下,算法首先把接收到的直扩信号按照一定长度进行分段构成相关矩阵并对此矩阵进行奇异值分解得出信号子空间,然后根据信号子空间和伪码序列的模糊关系,利用求解的模糊酉矩阵和特定约束条件(如m序列)去其模糊性,最终估计出伪码序列。仿真结果表明,该算法不仅解决了在不同的时延下估计伪码序列带来的问题,而且具有稳定性高、在低信噪比条件下有良好的估计性能等优点。 相似文献
36.
37.
油井计量准确度关系到技术人员对油井生产的把握度,解决好油田井口计量问题是提高管理水平的关键,同时也是下步措施挖潜的前提保证.目前,国内油田使用较多的单井计量方法是分离器自动玻璃管计量、人工玻璃管计量、油井计量车、翻斗计量装置、双容积计量装置、油井三相计量装置,而代表先进技术的多相流计量正在兴起.该技术可提供实时计量数据,为生产管理提供参考,对优化生产参数、提高采收率起到重要作用. 相似文献
38.
Turbo乘积码(TPC)作为一种高码率编码在带限通信系统中有着广泛的应用,但是大多数TPC译码器存在结构复杂、资源消耗高、处理时延大的问题。为此,提出了一种交错并行流水线处理结构的译码器,并通过译码过程中测试序列的合理排序以及使用相关运算代替最小欧式距离计算等算法优化设计,简化了译码器的实现复杂度,现场可编程门阵列(FPGA)资源消耗相比传统设计降低了35%,提高了译码速度。在Xilinx公司的FPGA芯片XC5VSX95T上完成了译码器的硬件实现,达到80 Mbit/s的译码速度,通过增加子译码器个数还可进一步提升译码吞吐率。 相似文献
39.
40.