基于IEEE802.11a的符号定时同步新方法

<正>张媛的“电子商务与税收新理念的探析”一文,在本刊2005年第6期发表后,本刊收到西南财经大学尹音频检举张文存在抄袭内容的来信。本刊立即展开调查工作,现将有关调查与处理情况公告如下: 1．经鉴定,张文大量甚至原封不动地抄袭了尹音频的“电子商务税收理念与     

低信噪比环境下短扩频码捕获性能的改善

介绍了低信噪比环境下基于FFT的扩频码捕获技术,提出了在相同累加段数情况下提高性能的方案。作为提高相干增益的两种方式,相干累加和非相干累加各有优缺点,在一定的数据长度内合理地设计累加方式对提高捕获性能大有帮助。基于两种累加方式的性能介绍了一种两路非相干积分的累加方式。对于GPS信号,在低信噪比的环境下的仿真证明,在一定长度下优化后的累加方式相比非相干累加和普通混合累加方式能够得到更好的捕获效果(更高的检测概率)。     

初相注入式快速符号同步的一种实现方法

通过平方滤波算法对时钟初相进行预估计,实现了Gardner算法下初相注入式符号同步.该方法具有快速、高精度的特点,尤其是较好地解决了初始点为过零点的极端情况下,Gardner算法收敛方向不确定、收敛时间较长的问题.计算机仿真和实际应用证实了该方法的有效性.     

雷达信号高精度参数估计及其DSP实现

研究了单脉冲、线性调频与相位编码雷达信号的调制类型识别与高精度参数估计算法,基于TMS320C6713搭建的硬件平台,完成了两个同时到达信号的高精度参数估计.测试结果表明,该系统能够处理两个同时到达信号,实测双信号处理时间为3 748 905 ns,频率测量误差小于10 kHz,处理速度与参数估计精度都能满足实际需要.     

基于FPGA的基-6FFT算法的设计与实现

介绍了一种基于FPGA的FFT算法的实现——以Altera公司的FLEX10K系列产品为硬件平台，用VHDL语言和电路图完成系统设计描述，用MAX plusⅡ软件进行编译、综合和下载，实现了6点实序列DFT算法，并给出了仿真测试的结果。在FPGA芯片上运行的FFT算法具有速度快且抗干扰能力强的硬件实现的优点，用VHDL语言实现的基于IP核FFT算法具有很好的可移植性，可以重复使用，大大提高了设计效率。     

数字中频GPS信号软件模拟器设计

在对中频GPS信号理论建模与分析的基础上,采用Matlab/Simulink构建了一种精确的数字中频GPS信号软件模拟器,考虑了噪声、欠采样以及接收机时钟误差等的影响.软件模拟器的实现采用Matlab代码编程与Simulink模型混合的方式,方便了不同算法的实现.与传统的GPS信号模拟器相比,文中设计的软件模拟器具备设计灵活、可扩展、易于使用等诸多优点.     

一种快速时变自适应信道估计盲方法

提出了一种新的信道估计最小均方(LMS)盲方法--时变步长理想加权判决信道估计盲方法.该方法通过对常规LMS算法进行改进,实现自适应跟踪信道特征变化;同时利用接收机判决误差信息函数作为权系数的理想加权判决,从而解决了常规LMS盲方法收敛速度慢、信道估计性能不高的缺点.仿真证明,对于不同的多普勒频移、时延扩展以及时间,该方法均表现出了比常规LMS方法更优的性能.同时,该方法还可用于航天、雷达等领域估计其他特征参数.     

信道估计偏差对空时编码的OFDM系统性能的影响

本文研究了采用空时编码的OFDM系统的性能，通过Monte Carlo仿真分析了系统性能和信道估计偏差对系统的影响。     

基于FPGA的32位浮点FFT处理器的设计

介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的处理精度。     

BiCMOS技术在通信领域的研究与进展

为了促进我国通信用高性能电子电路和各种通信ASIC新产品的设计、研制和应用，本文首先论述了性能卓越的BiCMOS技术的先进性，然后讨论了国外流行的两种BiCMOS工艺制作技术及其特殊考虑，以及在通信工程中的应用电路，最后分析了BiCMOS技术在我国高速通信、信息处理电路和系统(如CPU、SRAM、DSP、SOC和数/模混合电路等)中的应用前景和发展趋势。文中提出了运用先进的BiCMOS技术于中国通信电路和系统中的观点。