用修正法设计任意进制同步计数器

用修正法设计任意进制同步计娄数器,是在同步二进制计数器高低位触发器连接具有规律的基础上,个性其中某些位的驱动方程。使之按 N 进制计数器状态计数。修正法较常规用卡诺图化简——求状态方程——求驱动方程的方法,工作效率大为提高,省去了大量重复的卡诺图化简及繁琐的状态方程,避免了人为因素造成的差错,是一种快速、高效、简便的设计方法。     

逻辑电路快速化简程序设计

本文以逻辑电路快速化简法为基础,提出了一种关于逻辑电路化简的计算机算法。该算法利用字符串和逻辑运算符将逻辑电路转换成计算机所能识别的形式,通过计算机按照逻辑电路快速化简法法则,对逻辑电路进行语义及语法分析并化简,化简的最终结果以“与—或”表达式的形式给出。     

逻辑网络快速化简法

逻辑网络快速化简法,避开常规用摩根定律层层消去“非”号的化简,而是根据逻辑网络中各个门电路所处的奇偶级,直接写出输出与输入变量间的逻辑关系,简便,准确。为复杂逻辑网络的化简及优化电路设计,提出了一种简捷方法。