C频段小步进低相噪频率合成器的设计与实现

本文介绍了C频段小步进低相噪频率合成器的设计与实现.在研制中通过采用混频式锁相环方案,大大降低了环内分频比,引入DDS激励PLL设计理念,选用低噪声器件,以及采用D/A预置方式引导捕获电路,从而实现了低相噪、低杂散、小步进等指标.并通过对频率合成器的指标分析,阐述了在混频式锁相环方案各部分的工作原理及在设计过程中需要注意的一些问题.     

一种小型化PLL电路的设计方案

本文介绍了一种基于ADF4360系列高集成PLL电路的设计与实现,对该系列芯片和主要电路设计都进行了详细的阐述,并对最终的指标进行了仿真,使该设计方案具备了体积小、低功耗、低相位噪声、杂散抑制高等特点,达到了预期的效果,为今后的频率综合器小型化发展提供了一些可以借鉴的经验。     

HMC830芯片的一种应用

Hittite公司HMC830与可调参考理念的结合,不仅丰富了HMC830的应用领域,对过去的一些频率合成方式提供了改进措施,也大大提高了诸多综合器的整体性能。通过对HMC830作为可调参考源的应用实例,减小了综合器的体积,降低了功耗、成本,在具有较低相位噪声的前提下,大大提高了杂散抑制,通过增加DDS,使综合器的频率步进可达1Hz。