| 一种适用于概率LDPC译码器的双路更新边缘存储器 |
| |
| 引用本文： | 吴廷勇,林于敬.一种适用于概率LDPC译码器的双路更新边缘存储器[J].国际商务研究,2020(1). |
| |
| 作者姓名： | 吴廷勇 林于敬 |
| |
| 作者单位： | 电子科技大学 通信抗干扰技术国家级重点实验室,成都611731,电子科技大学 通信抗干扰技术国家级重点实验室,成都611731 |
| |
| 摘 要： | 针对采用传统边缘存储器结构的概率低密度奇偶校验（Low Density Parity Check，LDPC）译码器中仍存在锁存问题的现象，借鉴全并行Turbo译码器中的多路更新策略，提出了一种增强的变量节点和校验节点双路更新边缘存储器结构。利用双路更新结构引入的增强随机选择特性，可以显著降低概率迭代译码过程中的锁存现象。仿真分析表明，相比于单路更新结构，采用双路更新边缘存储器结构的概率LDPC译码器能够在误比特率接近10-4量级处获得0.4 dB左右的译码性能增益，同时也能够显著降低迭代译码周期数量，提升译码速率。
|
| 关 键 词： | 概率LDPC译码器 边缘存储器 锁存问题 双路更新 |
A dual-channel updating edge memory for stochastic LDPC decoder |
| |
| WU Tingyong and LIN Yujing.A dual-channel updating edge memory for stochastic LDPC decoder[J].International Business Research,2020(1). |
| |
| Authors: | WU Tingyong and LIN Yujing |
| |
| Institution: | National Key Labotatory of Science and Technology on Communications,University of Electronic Science and Technology of China,Chengdu 611731,China and National Key Labotatory of Science and Technology on Communications,University of Electronic Science and Technology of China,Chengdu 611731,China |
| |
| Abstract: | |
| |
| Keywords: | stochastic LDPC decoder edge memory(EM) latching problem dual-channel updating |
|
| 点击此处可从《国际商务研究》浏览原始摘要信息 |
| 点击此处可从《国际商务研究》下载免费的PDF全文 |
