|
|||||
|
|
| FPGA高速数字下变频 | |
| 引用本文： | 李娟.FPGA高速数字下变频[J].中国电子商务,2012(18):218-218. |
| 作者姓名： | 李娟 |
| 作者单位： | 西安烽火电子科技有限责任公司,陕西西安710075 |
| 摘 要： | 介绍了一种基于新型FPGA的高速数字下变频的实现方法，它充分利用数字下变频优化算法以及FPGA领域的新技术，去除由于数据速率过高而造成的各种瓶颈，极大地减少了计和FPGA片内资源的消耗。 |
| 关 键 词： | 数字下变频 多相滤波器 FPGA |
| 本文献已被 维普 等数据库收录！ | |
|
||||||||||||||||||||||
|
||||||||||||||||||||||
|
||||||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |