基于FPGA的AIS中频收发信机设计及实现 |
| |
引用本文: | 郑 力,钟 杰.基于FPGA的AIS中频收发信机设计及实现[J].国际商务研究,2010,50(8). |
| |
作者姓名: | 郑 力 钟 杰 |
| |
作者单位: | 中国西南电子技术研究所,成都 610036;中国西南电子技术研究所,成都 610036 |
| |
摘 要: | 针对海事自动识别系统(Automatic Identification System,AIS)收发信机的信号
处理主要采用专用芯片实现的现状,提出了一种中频数字化的替代方案,采用FPGA
完成AIS中频收发信机的信号处理。重点研究了突发GMSK中频信
号的调制、差分解调、位同步和帧同步的设计方法及实现过程。测试结果表明,采用并行化
的数字信号处理,增强了设备的灵活性和可靠性,并提高了设备的性能。
|
关 键 词: | 自动识别系统 收发信机 中频数字化 并行数字信号处理 |
|
| 点击此处可从《国际商务研究》浏览原始摘要信息 |
| 点击此处可从《国际商务研究》下载免费的PDF全文 |
|