| 一种自适应参数配置Viterbi译码器的FPGA实现 |
| |
| 引用本文： | 柏鹏. 一种自适应参数配置Viterbi译码器的FPGA实现[J]. 国际商务研究, 2005, 45(5): 107-109 |
| |
| 作者姓名： | 柏鹏 |
| |
| 作者单位： | 空军工程大学科研部 陕西西安710051 |
| |
| 摘 要： | 提出了一种码率、约束长度可变V iterbi译码方案。译码器支持码率为1/2和1/3、约束长度3~7的卷积码,在FPGA上的综合及仿真结果表明其译码速率可达20 Mbps,与固定约束长度为7的译码方案相比,多占用的芯片资源不到8%。
|
| 关 键 词： | 军事通信 卷积码 Viterbi译码 |
| 收稿时间： | 2004-09-10 |
An Alterable Parameter Viterbi Decoder Hardware Solution |
| |
| BAI Peng. An Alterable Parameter Viterbi Decoder Hardware Solution[J]. International Business Research, 2005, 45(5): 107-109 |
| |
| Authors: | BAI Peng |
| |
| Abstract: | A novel alterable parameter Viterbi decoder is presented,which supports constraint lengths from 3 to 7 and code rates 1/2 and 1/3.This decoder is synthesized on an FPGA.The results show that the overhead hardware resource associated with such a reconfigurable implementation as compared to a fixed constraint length 7 is no more than 8%,with a throughput of 20 Mbps. |
| |
| Keywords: | FPGA |
|
| 点击此处可从《国际商务研究》浏览原始摘要信息 |
|
点击此处可从《国际商务研究》下载全文 |
|
