|
|||||
|
|
| 改善时钟驱动器的传输门 | |
| 摘 要： | 在CMOS数字IC中的数据锁存器需要双相时钟信号(OUT和OUT),并要求这两相信号的同时跳变不受输出负载的影响。例如,在图(a)所示的基本电路输出存在一个门延时的时间间隔,这种电路增加时间与负载的斜度会引起虚假的锁存。在电路中加入第三个反相门(图b),可消除随负载变化的时间斜度,但这样的电路也 |
| 点击此处可从《国际商务研究》浏览原始摘要信息 | |
| 点击此处可从《国际商务研究》下载全文 | |
|
||||||||||||
|
||||||||||||
|
||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |