| 基于FPGA的UART模块化设计 |
| |
| 引用本文： | 高军建,苗志英.基于FPGA的UART模块化设计[J].价值工程,2010,29(19):148-149. |
| |
| 作者姓名： | 高军建 苗志英 |
| |
| 作者单位： | 1. 长沙理工大学电气与信息工程学院,长沙,410076
2. 北京大学软件与微电子学院,北京,102600 |
| |
| 摘 要： | UART因其可靠性高,传输距离远,线路简单而成为比较广泛的串行数据通信电路,而现在大部分集成电路通信用的UART芯片,存在成本高,电路复杂,移植性较差等缺点,本文提出了一种基于FPGA的嵌入式UART模块化设计方法,将UART模块集成到FPGA上,而这些模块功能全部基于verilogHDL硬件描述语言,并通过有限状态机来实现,增强了设计的灵活性,降低了成本,并可以作为一个IP核,移植到其它FPGA嵌入式系统中,可移植性增强。
|
| 关 键 词： | UART FPGA verilogHDL 有限状态机 |
Design of UART Module Based on FPGA |
| |
| Gao Junjian,Miao Zhiying.Design of UART Module Based on FPGA[J].Value Engineering,2010,29(19):148-149. |
| |
| Authors: | Gao Junjian Miao Zhiying |
| |
| Institution: | 1.College of Electic and Information Engineering,Changsha University of Science ＆ Technology,Changsha 410076,China;2.School of Software and Microelectronics,Peking University,Beijing 102600,China) |
| |
| Abstract: | |
| |
| Keywords: | UART FPGA verilogHDL |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
