应用于雷达干扰机的单比特测频算法研究和优化

新体制雷达对抗技术的发展，对高宽带雷达信号的高速度、高灵敏度测频提出了日益迫切的需求。接收机是一种常用的雷达干扰机，其测频模块作为雷达对抗技术的一大核心模块，直接决定信号监测的覆盖带宽、信号处理的实时性以及灵敏度等方面。考虑到FPGA资源的稀缺性，设计旋转因子，得到改进的单比特测频算法，避免传统的离散傅里叶变换过于依赖大量乘法运算的不足。对0.2～2.2GHz的随机频率正弦信号进行测试，未过度引入误差，且大幅优化了时间和空间复杂度。在新型RFSoC平台下编写Verilog代码进行实际测试和仿真优化，对比了基16到256的单比特测频性能。实验结果显示：权衡响应速度及灵敏度，基64的单比特测频最适合2GHz带宽的雷达干扰技术需求，可以做到-50dBm的灵敏度、18.75MHz的最大频率精度误差；在低于100 ns的测频时间内，实现了对2.4 GHz的宽带信号的快速测频。