|
|||||
|
|
| 高速PCB中减少串扰的设计 | |
| 作者姓名： | 李蕾 |
| 作者单位： | 武汉科技大学中南分校,河北武汉430223 |
| 摘 要： | 在高速电路的设计中，串扰现象非常普遍。文章讨论了如何在PCB的设计中减少串扰，并采用合适的PCB层叠设置、分区布局以及差分等长走线等措施来解决PCB中的串扰问题。 |
| 关 键 词： | 印刷电路板 串扰 布局 布线 |
| 本文献已被 维普 万方数据 等数据库收录！ | |
|
||||||||||||||||||
|
||||||||||||||||||
|
||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |