《电讯技术》专题资料《时间频率技术》题要（十七）

DDS在LFM设计中的应用（樊淑慧） 介绍了DDS＋正交混频技术产生LFM信号的原理和方法，并给出最终设计结果。就如何改善DDS输出杂散进行了探讨。同时还对正交混频技术的优缺点进行分析，并提出了切实可行的解决方案。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

一种基于DDS芯片AD9850的信号源

直接数字合成 (DDS)是一种重要的频率合成技术 ,具有分辨率高、频率变换快等优点 ,在雷达及通信等领域有着广泛的应用前景。文中介绍了一种高性能DDS芯片AD985 0的基本原理和工作特点 ,阐述了如何利用此芯片设计一种频率在 0～ 5 0kHz内变化、相位正交的信号源 ,给出了AD985 0芯片和MCS5 1单片机的硬件接口和软件流程     

可实时更新任意函数和图形波形的发生器IP核设计

基于直接数字频率合成（DDS）原理、可编程片上系统（SoPC）技术和Avalon总线规范，结合软件编程技术，设计了一个通过PC软件可实时产生任意函数表达式波形和人工图形绘制波形的任意波形信号发生器。该信号发生器包括具有独特调制方法及多功能DDS IP核设计、用于通信控制接口的Nios II软件设计和函数波形产生与图形波形编辑的PC软件与界面设计。给出了4种设计波形与实际输出波形的测试验证结果。在该信号发生器运行时，通过PC端上位机软件可十分方便且实时地更新波形，并通过函数方式与图形方式相结合，真正实现任意波形信号的产生。     

一种新型的超宽带细步进频率源设计

介绍了一种利用DDS、PLL和正交调制技术实现超宽带、细步进、低杂散频率源的设计方法.与传统混频锁相相比,采用正交调制技术具有方案简洁、电路简单、输出频带宽、体积小等优点.给出了一种基于AD8349型正交调制器的超宽带频率源设计实例,该设计已在工程中得到应用,其测试结果满足工程要求.     

可变波特率和载频的2FSK数字调制器的FPGA实现

设计了一种以Nios II为控制核心的波特率和载频均可变的2FSK调制器IP核,给出了 软硬件设计方案。 利用直接数字频率合成器（DDS）来合成调制器的调制频率,通过修改DD S的频率控制字,控制调制频率变化;通过修改可编程分频器的分频因子,控制波特率的变 化。利用嵌入式逻辑分析仪验证结果表明,本系统工作稳定,波特率和调制频率均可通过软 件进行精确设置。     

DDS在SystemView上的仿真设计

本文介绍了直接数字频率合成器（DDS）的工作原理和System View的应用，并使用SystemView建立了DDS的仿真系统，得到了相位截断对DDS的影响的仿真结果，对研究和设计DDS系统有着实际意义。     

DDS+PLL组合系统及实例

本文介绍了DDS PLL系统的实现方案和特点,指出了设计DDS PLL系统的注意事项,并通过实例证明DDS PLL系统能够实现较高的频谱质量,具有一定的实用价值。     

一种改善DDS频率上限与杂散电平的方法

本文研究了利用晶体管倍频扩展DDS的频率上限的方法，在DDS原理分析的基础上，提出DDS倍频模块的设计方案，经过板图设计、安装和调试工作，得到198－220MHzDDS倍频模块的最终测试结果，完成了整个系统的设计制作过程。     

基于DDS调频小功率发射器的设计

在信号源中采用直接数字式频率合成（DDS）技术是当前测试测量行业的主流；本文概述了基于DDS的调频小功率发射器的设计方法；介绍了DDS的工作原理；针对硬件和软件作了详细的表述。     

C频段频率合成器设计

DDS与PLL的组合方式通常有两种，PLL内插DDS和DDS激励PLL的组合方式。本文充分利用了这两种方式的优点，实现了一种能完全覆盖C频段的宽带低相位噪声频率合成源设计。首先在理论分析的基础上给出了设计方案，然后对其可行性进行了论证，最后用实验结果证明了该方案的正确性。     

采用低端FPGA实现直接数字频率合成的优化设计

当前大多数DDS实现方案要满足工程要求,成本和复杂度都很高。为此,提出一种基于 相位合成利用低端FPGA实现DDS的优化设计方案,介绍了其硬件和软件实现。 实测结果表明,所设计的DDS功耗低,输出信号频率稳定度高,频率转换速度快,输出频 点灵活,任意设置信号波形效果好,能普遍应用于通信调制、仪表检测、信号发生中。     

CDMA2000基站时钟同步系统及电路

CDMA2000基站以GPS／GLONASS标准秒信号作为整个系统的时钟同步基准，采用一种PLL（锁相环）＋DDS（直接数字频率合成器）＋PLL的结构实现。引入了时钟同步系统的总体方案。着重介绍了由AD9851和LMX2306构成的后级DDS＋PLL的电路设计和参数设置。根据实验结果对该方案的稳定性和适用性进行了分析。     

一种基于DDS的S波段频率源设计

出口加工区对吸收外资、提升贸易质量等方面起着重要的作用,我国的出口加工区在政策选择、产业定位和管理方式等诸方面尚存在一些问题,需要在制度上创新,但创新应符合世贸规则。     

数字接收机中频电路的研究

直接数字式频率合成（DDS）技术是一种全数字频率合成技术，其特殊的原理和结构使它具有多种调制能力。本文介绍了DDS在卫星通信数字接收机中频电路中的应用，并给出了其实际的设计方案。     

一种新颖的星载宽带频率源设计

针对应用于复杂空间环境的宽带接收机的需求,提出了一种新颖的频率源设计方案 。采用锁相环（PLL）和倍频电路实现宽带频综,采用直接数字频率合成器（DDS）实现窄带 细步进频综。给出了频率源的详细设计思路、实现方法及可靠性设计的相关内容,实测 结果表明所设计的频率源各项指标均满足要求。     

一种基于DDS的QPSK调制器及其FPGA实现

根据现代通信系统设计全数字化的发展趋势和FPGA的广泛应用,提出了一种基于DDS技术、以FPGA为硬件载体的全数字QPSK调制器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.